單穩(wěn)態(tài)多諧振蕩器電路

單穩(wěn)態(tài)多諧振蕩器電路第一頁，共52頁。第8章循序邏輯電路之設(shè)計及應(yīng)用

………………8-2

非同步計數(shù)器8-3

移位暫存器8-4

狀態(tài)圖及狀態(tài)表簡介8-5

同步計數(shù)器8-1

時鐘脈衝產(chǎn)生器8-6

應(yīng)用實(shí)例介紹第二頁，共52頁。一、無穩(wěn)態(tài)多諧振盪器TTL閘無穩(wěn)態(tài)多諧振盪器使用TTL反及閘連接的多諧振盪器，如下圖所示，TTL的臨界電壓約為1.4V，當(dāng)輸入電壓高於或低於臨界電壓時，邏輯閘將轉(zhuǎn)態(tài)工作，反相閘3、4是用來作波形整形之用，以輸出標(biāo)準(zhǔn)方波，其週期T由C1、C2

及各閘之內(nèi)部輸入阻抗決定，電阻器R1、R2

大小與各閘之內(nèi)部阻抗之臨界電壓VT有關(guān)，一般都使用1kΩ的電阻器?！?…8-1

時鐘脈衝產(chǎn)生器節(jié)目錄第三頁，共52頁。節(jié)目錄第四頁，共52頁。CMOS閘無穩(wěn)態(tài)多諧振盪器如下圖為CMOS閘無穩(wěn)態(tài)多諧振盪器電路，CMOS之臨界電壓VT約為所加電源電壓的一半，即。電阻RS的作用在隔離RC回路與反相閘1，以避免反相閘輸入端的保護(hù)二極體影響到振盪週期。節(jié)目錄第五頁，共52頁。二、單穩(wěn)態(tài)多諧振盪器電路單穩(wěn)態(tài)多諧振盪器為一觸發(fā)振盪電路，只有一個穩(wěn)定狀態(tài)，當(dāng)被外加信號觸發(fā)轉(zhuǎn)態(tài)，經(jīng)過一預(yù)定的時間後，再恢復(fù)為原來的穩(wěn)定狀態(tài)，而輸出為一脈波寬度固定的脈波，此電路又稱為單擊（oneshot）電路。如下圖所示。節(jié)目錄第六頁，共52頁。波形下圖所示為CMOS閘組成的單穩(wěn)態(tài)多諧振盪器電路波形，因NOR閘2的輸入端接電阻器R1至VDD，所以其輸出端為Lo，在沒有輸入信號觸發(fā)時，將永遠(yuǎn)維持此一穩(wěn)定狀態(tài)。若輸入端有正脈波輸入時，NOR閘1將轉(zhuǎn)態(tài)使輸出為Lo，經(jīng)電容器C交連至NOR閘2，使其轉(zhuǎn)態(tài)輸出變?yōu)镠i。此時電容器C將經(jīng)由電阻器R1

充電，當(dāng)充電到臨界電壓VT

以上時，NOR閘2將轉(zhuǎn)態(tài)使輸出為Lo，回復(fù)到原來的穩(wěn)定狀態(tài)，其脈波寬度由R1．C的大小來決定。節(jié)目錄第七頁，共52頁。節(jié)目錄第八頁，共52頁。一、計數(shù)模數(shù)2n型之非同步計數(shù)器所謂計數(shù)模數(shù)2n

型之非同步計數(shù)器乃是利用n個正反器，即可設(shè)計具有2n

種狀態(tài)（計數(shù)值範(fàn)圍為0～2n－1）的非同步計數(shù)器，其中每一個正反器均具有除二之作用，依其計數(shù)類型，概分為上數(shù)型、下數(shù)型、上／下數(shù)型三種?！?…8-2

非同步計數(shù)器節(jié)目錄第九頁，共52頁。上數(shù)型乃是將前級正反器的標(biāo)準(zhǔn)輸出Q，連接到後級正反器的時脈輸入端，脈波數(shù)愈多，計數(shù)值就愈大，且每次均增1，電路如下圖所示。節(jié)目錄第十頁，共52頁。下數(shù)型乃是將前級正反器的反相輸出，連接到後級正反器的時脈輸入端，脈波數(shù)愈多，計數(shù)值就愈小，且每次均減1，電路如下圖所示。節(jié)目錄第十一頁，共52頁。上／下數(shù)型乃是將前級正反器的標(biāo)準(zhǔn)輸出Q、反相輸出，透過組合邏輯電路，連接到後級正反器的時脈輸入端，此組合邏輯電路為一資料選擇器（多工器），當(dāng)

時，為一上數(shù)計數(shù)器，但當(dāng)時，為一下數(shù)計數(shù)器，電路如下圖所示。節(jié)目錄第十二頁，共52頁。二、計模數(shù)非2n型之非同步計數(shù)器當(dāng)計數(shù)模數(shù)不是2n

倍數(shù)而為N時，則令計數(shù)到N值時，將之重置歸零，重新再數(shù)，即可得到模數(shù)為N之計數(shù)器。歸零方法為利用正反器之清除端CLR與反及閘NANDGate即可達(dá)成，下圖為一模數(shù)為6之上數(shù)非同步計數(shù)器電路與狀態(tài)表。節(jié)目錄第十三頁，共52頁。節(jié)目錄第十四頁，共52頁。三、非同步計數(shù)器計時脈波的週期若有n個正反器，1個邏輯閘構(gòu)成之非同步計數(shù)器。每個正反器的延遲時間為tFF，邏輯閘延遲時間為tGate，則計時脈波的最小週期（電路總延遲時間）Tmin與計時脈波旳最高頻率fmax分別為：節(jié)目錄第十五頁，共52頁。節(jié)目錄由上述可知：非同步計數(shù)器之優(yōu)點(diǎn)為電路設(shè)計簡單，缺點(diǎn)為電路的總延遲時間會隨著正反器數(shù)目的增多而增加，故速度較慢，不適合用在高頻電路。第十六頁，共52頁。四、常用非同步計數(shù)器IC1.7490除10非同步計數(shù)器，由除2及除5兩計數(shù)器組成，兩個計數(shù)器可分開單獨(dú)使用。2.

7492除12非同步計數(shù)器，由除2及除6兩計數(shù)器組成，兩個計數(shù)器可分開單獨(dú)使用。3.

7493除16非同步計數(shù)器，由除2及除8兩計數(shù)器組成，兩個計數(shù)器可分開單獨(dú)使用。節(jié)目錄第十七頁，共52頁。１.移位暫存器之分類(1)依資料傳遞方式區(qū)分：①左移暫存器（ShiftLeftRegister）。②右移暫存器（ShiftRightRegister）。③左右移暫存器（ShiftLeft&RightRegister）。………….…8-3

移位暫存器節(jié)目錄一、移位暫存器簡介第十八頁，共52頁。(2)依資料輸入、輸出方式區(qū)分：(1)串列輸入串列輸出（SISO，SerialInSerialOut）移位暫存器。(2)串列輸入並列輸出（SIPO，SerialInParallelOut）移位暫存器。(3)並列輸入串列輸出（PISO，ParallelInSerialOut）移位暫存器。(4)並列輸入並列輸出（PIPO，ParallelInParallelOut）移位暫存器。節(jié)目錄第十九頁，共52頁。二、移位暫存器之資料傳遞方式右移暫存器

每一級的Q輸出連到下一級輸入，在每一個時脈輸入後，資料將向右移一位。左移暫存器

每一級的Q輸出連到上一級輸入，在每一個時脈輸入後，資料將向左移一位。左右移暫存器若暫存器具有使資料左移、右移的功能，稱為左右移暫存器。節(jié)目錄第二十頁，共52頁。三、移位暫存器之資料輸入、輸出方式串列移位暫存器

串列移位暫存器是一次一個位元將資料移入暫存器內(nèi)，資料傳輸速度慢，但使用元件少。並列移位暫存器並列移位暫存器是同時能將所有位元資料移入暫存器內(nèi)，資料傳輸速度快，但使用元件多。節(jié)目錄第二十一頁，共52頁。四、移位暫存器IC在現(xiàn)有IC中，暫存器的包裝種類非常多，但其工作情形不外乎上述的串列輸入串列輸出（SISO）、串列輸入並列輸出（SIPO），並列輸入並列輸出（PIPO），並列輸入串列輸出（PISO）等四種，如編號74164為具有SISO與SIPO功能的八位元移位暫存器IC，74165為具有SISO與PISO功能的八位元移位暫存器IC，其中74198為具有SISO、SIPO、PISO、PIPO與左、右移位的八位元移位暫存器IC，因兼具各項(xiàng)特性，故稱為通用暫存器。節(jié)目錄第二十二頁，共52頁。一、組合邏輯電路與循序邏輯電路之區(qū)別組合邏輯電路組合邏輯電路（CombinationalLogicCircuit），係由基本邏輯閘所組成，輸出狀態(tài)的改變，完全由當(dāng)時外界的輸入「組合」而得，不具回授路徑與記憶元件，故目前的輸出狀態(tài)並不會影響到下一個時間的輸出。………….…8-4

狀態(tài)圖及狀態(tài)表簡介節(jié)目錄第二十三頁，共52頁。循序邏輯電路循序邏輯電路（SequentialLogicCircuit），其組成除了組合邏輯電路外，包括記憶元件（如第七章介紹的正反器，即為單一位元的記憶元件），輸出狀態(tài)的改變，除與當(dāng)時外界的輸入信號有關(guān)，還受記憶元件的影響，使其與之前的輸出狀態(tài)亦有關(guān)聯(lián)，故可「循序」變化，因具回授路徑與記憶元件，故目前的輸出狀態(tài)會影響到下一個時間的輸出。節(jié)目錄第二十四頁，共52頁。二、狀態(tài)圖及狀態(tài)表簡介狀態(tài)圖狀態(tài)圖可用來描述正反器輸出的現(xiàn)在狀態(tài)（現(xiàn)態(tài)）、次一狀態(tài)（次態(tài)）與電路輸出的關(guān)係，狀態(tài)圖是由許多圓圈、射線與二進(jìn)位數(shù)值所組成。(1)圓圈

用以表示狀態(tài)，圈內(nèi)的二進(jìn)位數(shù)值，如00、01、11、10即分別代表各圓圈的狀態(tài)。節(jié)目錄第二十五頁，共52頁。(2)射線

用以表示狀態(tài)與狀態(tài)間的轉(zhuǎn)換，若次態(tài)改變，此射線稱為傳送線，若次態(tài)不改變，則稱為迴旋線，每條射線上均有兩個被「／」符號隔開的二進(jìn)位數(shù)值，如0／0、1／0、1／1等，「／」符號前面的二進(jìn)位數(shù)值代表產(chǎn)生這個方向轉(zhuǎn)換的輸入值，「／」符號後面的二進(jìn)位數(shù)值則代表現(xiàn)態(tài)下的輸出值。節(jié)目錄第二十六頁，共52頁。狀態(tài)表狀態(tài)表（StateTable）其實(shí)與狀態(tài)圖為一體兩面，只是表示的方法不同而已，一般來說，狀態(tài)圖較容易使人了解整個狀態(tài)改變的流程，而狀態(tài)表則對電路的設(shè)計，有較具體的功用。節(jié)目錄第二十七頁，共52頁。三、狀態(tài)表之化簡狀態(tài)表化簡的要領(lǐng)為「對於每一個輸入，若兩狀態(tài)下的輸出皆相同，並且均可達(dá)到相同的次態(tài)，則稱此兩狀態(tài)相等，可除去其中之一狀態(tài)，均不改變原有輸入輸出的關(guān)係」。節(jié)目錄第二十八頁，共52頁。四、正反器之激勵表在設(shè)計循序邏輯電路過程中，通常欲從引起正反器現(xiàn)在狀態(tài)Qn至次一狀態(tài)Qn＋1

轉(zhuǎn)變時，獲知正反器的輸入條件，因此，需要一個列有正反器輸出狀態(tài)轉(zhuǎn)變（Qn

→Qn＋1）所須輸入條件組合的關(guān)係，稱為正反器之激勵表（ExcitationTable）。節(jié)目錄第二十九頁，共52頁。1.RS型正反器3.JK正反器4.T型正反器節(jié)目錄2.D型正反器第三十頁，共52頁。五、利用狀態(tài)圖之狀態(tài)表完成循序邏輯電路設(shè)計

循序邏輯電路之設(shè)計，一般依下列幾個步驟進(jìn)行：分析問題，以畫出狀態(tài)圖，並決定所需正反器之?dāng)?shù)目（n個正反器最多可表示2n

個不同的狀態(tài)）。依據(jù)狀態(tài)圖，列出狀態(tài)表。依據(jù)狀態(tài)表，完成正反器之狀態(tài)激勵表。利用卡諾圖，化簡每一個正反器輸入與電路輸出之最簡布林代數(shù)式。畫出循序邏輯電路圖。節(jié)目錄第三十一頁，共52頁。一、同步計數(shù)器與非同步計數(shù)器之比較我們已於8-2節(jié)介紹過了非同步計數(shù)器，在介紹同步計數(shù)器之前，先將二者加以比較，陳述如下所示：………….…8-5

同步計數(shù)器節(jié)目錄第三十二頁，共52頁。1.非同步計數(shù)器

非同步計數(shù)器（AsynchronousCounter）又稱為漣波計數(shù)器（RippleCounter），在非同步計數(shù)器中每一個正反器的輸出端接至下一級正反器的時脈輸入端，非同步計數(shù)器具有下列優(yōu)、缺點(diǎn)：

(1)優(yōu)點(diǎn)：電路結(jié)構(gòu)簡單。(2)缺點(diǎn)：傳遞延遲時間長，不適合使用高頻率

的時脈。節(jié)目錄第三十三頁，共52頁。2.同步計數(shù)器

同步計數(shù)器（SynchronousCounter）中每一個正反器的時脈輸入端均接在一起，同步計數(shù)器具有下列優(yōu)、缺點(diǎn)：(1)優(yōu)點(diǎn)：傳遞延遲時間短，適合使用高頻率的

時脈。(2)缺點(diǎn)：電路結(jié)構(gòu)複雜。節(jié)目錄第三十四頁，共52頁。二、二進(jìn)位同步計數(shù)器1.二進(jìn)位同步計數(shù)器之設(shè)計二進(jìn)位同步計數(shù)器（BinaryCounter）與非同步計數(shù)器一樣，也包括計數(shù)模數(shù)2n型（上數(shù)型、下數(shù)型、上／下數(shù)型）與計數(shù)模數(shù)非2n型，甚至不規(guī)則計數(shù)型，無論是哪一種二進(jìn)位同步計數(shù)器，其設(shè)計步驟均相同，如下所示：節(jié)目錄第三十五頁，共52頁。(1)依模數(shù)N決定所需正反器數(shù)目n，n必須滿足

2n≧N＞2n－１之最小整數(shù)。(2)畫出狀態(tài)圖。(3)參考正反器激勵表，列出狀態(tài)激勵表（狀態(tài)與激勵輸入複合表）。(4)利用卡諾圖化簡每一個正反器輸入之最簡布林代數(shù)式（未出現(xiàn)的狀態(tài)，正反器之輸入均以「×」視之）。(5)畫出二進(jìn)位同步計數(shù)器電路。節(jié)目錄第三十六頁，共52頁。節(jié)目錄2.同步計數(shù)器計時脈波之週期

故若有n個正反器，K層邏輯閘構(gòu)成之同步計數(shù)器，每個正反器的延遲時間為tFF，邏輯閘延遲時間為tGate，則計時脈波的最小週期（電路總延遲時間）Tmin

與計時脈波的最高頻率fmax

分別為：第三十七頁，共52頁。節(jié)目錄3.常用同步計數(shù)器IC

(1)

74190：可預(yù)置及具上數(shù)／下數(shù)控制的除10

同步計數(shù)器，僅一脈波輸入腳。

(2)

74191：可預(yù)置及具上數(shù)／下數(shù)控制的除16

二進(jìn)位同步計數(shù)器，僅一脈波輸入腳。

(3)

74192：可預(yù)置及具上數(shù)／下數(shù)控制的除10

同步計數(shù)器，其上數(shù)及下數(shù)各有獨(dú)立脈波輸

入腳。

(4)

74193：可預(yù)置及具上數(shù)／下數(shù)控制的除16

二進(jìn)位同步計數(shù)器，其上數(shù)及下數(shù)各有獨(dú)立

脈波輸入腳。第三十八頁，共52頁。三、移位計數(shù)器移位計數(shù)器包括環(huán)形計數(shù)器（RingCounter）與強(qiáng)生計數(shù)器（JohnsonCounter），常用來當(dāng)作時序電路，產(chǎn)生時序信號以控制數(shù)位電路中一系列具有順序性的運(yùn)算。節(jié)目錄第三十九頁，共52頁。環(huán)形計數(shù)器

多由D型正反器所組成（亦可由JK正反器所組成），電路如下圖所示，最後一級的正反器標(biāo)準(zhǔn)輸出Q接回至第一級正反器的輸入端，構(gòu)成如環(huán)狀般，故謂之環(huán)形計數(shù)器。節(jié)目錄第四十頁，共52頁。強(qiáng)生計數(shù)器

強(qiáng)生計數(shù)器依計數(shù)模數(shù)分偶數(shù)模數(shù)型與奇數(shù)模數(shù)型兩種。(1)偶數(shù)模數(shù)型偶數(shù)模數(shù)型多由D型正反器所組成（亦可由JK正反器所組成），電路如下圖所示，最後一級的正反器反相輸出

接回至第一級正反器的輸入端。節(jié)目錄第四十一頁，共52頁。(2)奇數(shù)模數(shù)型

奇數(shù)模數(shù)型一定要採用JK正反器來組成，電路如下圖所示，將倒數(shù)第二級的正反器標(biāo)準(zhǔn)輸出Q接回至第一級正反器的K輸入端。節(jié)目錄第四十二頁，共52頁。一、跑馬燈使用元件(1)正反器採用的IC為74LS73的負(fù)緣觸發(fā)型JK正反器，並將J、K兩輸入端並接後，再接至VCC，以構(gòu)成具除2功能的T型正反器?！?…8-6

應(yīng)用實(shí)例介紹節(jié)目錄第四十三頁，共52頁。(2)計數(shù)器採用的IC為74LS161是四位元二進(jìn)位（除16）上數(shù)正緣觸發(fā)型同步計數(shù)器。節(jié)目錄第四十四頁，共52頁。(3)移位暫存器採用的IC為74198是八位元並列輸入並列輸出（PIPO）移位暫存器。j

S1S0＝00時，暫存器內(nèi)部資料被保持

住，不做移位，