數(shù)字電路課件 第四章-組合邏輯分析與設(shè)計(jì)

數(shù)字電路與邏輯設(shè)計(jì)蘭州大學(xué)信息科學(xué)與工程學(xué)院2015年第四章組合邏輯分析與設(shè)計(jì)●

組合邏輯電路的特點(diǎn)及描述●

組合邏輯電路的分析和設(shè)計(jì)方法●

典型組合邏輯電路的分析●

基于小規(guī)模集成電路的組合邏輯電路分析

方法和設(shè)計(jì)方法●

基于中規(guī)模集成電路的組合邏輯電路的分

析和設(shè)計(jì)●競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象及其成因及消除競(jìng)爭(zhēng)—冒

險(xiǎn)現(xiàn)象的常用方法。

§1組合邏輯電路的特點(diǎn)及描述

數(shù)字電路可以分成兩大類：一類叫做組合邏輯電路，另一類叫做時(shí)序邏輯電路。1.組合邏輯電路

組合邏輯電路的特點(diǎn)是：任意時(shí)刻的邏輯輸出僅與該時(shí)刻的輸入有關(guān)而與電路的歷史狀態(tài)無(wú)關(guān)。對(duì)n輸入，m輸出的組合邏輯電路的邏輯關(guān)系可描述為：(4.1.1式)。。2.組合邏輯電路功能描述

圖中A、

B、

Ci

表示輸入變量;Si

、Co表示輸出變量。

邏輯符號(hào)圖本身就是邏輯功能的一種表達(dá)方式。然而在許多情況下，用邏輯圖所表示的邏輯功能不夠直觀，往往還需要把它轉(zhuǎn)換為邏輯函數(shù)式、卡諾圖或邏輯真值表的形式，以使電路的邏輯功能更加直觀、明顯。

ABCi

SiCo0000000110010100110110010101011100111111表4-1-1邏輯真值表邏輯函數(shù)表達(dá)式§2組合邏輯電路的分析和設(shè)計(jì)方法組合邏輯電路的分析就是對(duì)一個(gè)給定的邏輯電路，通過(guò)分析得出該電路的邏輯功能及特點(diǎn)的描述。通常采用的分析方法是從電路的輸入到輸出逐級(jí)寫(xiě)出邏輯函數(shù)式，得到輸出與輸入關(guān)系的邏輯函數(shù)式。

組合邏輯電路的設(shè)計(jì)就是根據(jù)問(wèn)題進(jìn)行邏輯描述，再依據(jù)邏輯設(shè)計(jì)的一套規(guī)則將邏輯問(wèn)題用電路形式來(lái)實(shí)現(xiàn)。1.組合邏輯電路的分析方法

★分析方法：

首先確定組合邏輯電路的輸入、輸出變量關(guān)系，然后從輸入端逐級(jí)寫(xiě)出邏輯函數(shù)表達(dá)式（代入法），最終得到整個(gè)電路的輸入輸出邏輯函數(shù)表達(dá)式。必要時(shí)對(duì)所得邏輯函數(shù)式進(jìn)行化簡(jiǎn)（使邏輯關(guān)系更加簡(jiǎn)單明了）或通過(guò)反填真值表來(lái)觀察和得出其邏輯功能。

2.組合邏輯電路的分析舉例

例4-2-1：如圖4-2-1所示，分析其邏輯功能，并給出分析步驟及結(jié)果根據(jù)所給邏輯電路逐級(jí)寫(xiě)出邏輯函數(shù)表

達(dá)式②對(duì)邏輯函數(shù)F1,F2進(jìn)行化簡(jiǎn)（若有必要）顯見(jiàn)F1,F2已為最簡(jiǎn)式

③

由于從邏輯函數(shù)表達(dá)式不易直接看出其邏輯功能，因此還需要給出真值表來(lái)分析總結(jié)邏輯功能,邏輯函數(shù)F1,F2對(duì)應(yīng)的真值表如表4-2-1示

ABCF2F1

0000100110010100110110010101011100111110表4-2-1F1,F2對(duì)應(yīng)的真值表④從真值表可見(jiàn)：

⑴當(dāng)輸入變量A,B,C中有奇數(shù)個(gè)“1”時(shí)，F(xiàn)2=1,否則F2=0;⑵當(dāng)輸入變量A,B,C中有偶數(shù)個(gè)“1”時(shí)，F(xiàn)1=1,否則F1=0;實(shí)際上⑤結(jié)論：該電路是一個(gè)3輸入-2輸出的組合邏輯電路，其邏輯功能是：對(duì)輸入變量A,B,C的邏輯取值“1”的個(gè)數(shù)進(jìn)行奇偶檢測(cè)。例4-2-2①

根據(jù)所給邏輯電路逐級(jí)寫(xiě)出邏輯函數(shù)表達(dá)式：Si﹑Co②對(duì)邏輯函數(shù)Si

,CO進(jìn)行化簡(jiǎn)（若有必要）③由于從邏輯函數(shù)表達(dá)式不易直接看出其邏輯功能，因此還需要給出真值表來(lái)分析總結(jié)邏輯功能，邏輯函數(shù)Si

,CO對(duì)應(yīng)的真值表：

ABCi

Si

CO

0000000110010100110110010101011100111111表4-2-2Si,CO對(duì)應(yīng)的真值④從真值表可見(jiàn)：⑴當(dāng)輸入變量A,B,Ci中有奇數(shù)個(gè)“1”時(shí)，Si=1,否則Si=0;⑵當(dāng)輸入變量A,B,Ci中有兩個(gè)或兩個(gè)以上的“1”時(shí)，CO=1,否則CO=0;⑤結(jié)論：

該電路是一個(gè)多入-多出的組合邏輯電路，其邏輯功能是：一位二進(jìn)制全加器。輸入變量A,B分別為加數(shù)和被加數(shù)；Si是本位和輸出；CO對(duì)是本位向高位的進(jìn)位；Ci對(duì)是低位向本位的進(jìn)位。例4-2-3

同樣是一位全加器，根據(jù)Si和Co的不同，可得出圖4-2-3a和4-2-3b兩種邏輯電路形式。一位全加器變形電路3.組合邏輯電路的設(shè)計(jì)方法

根據(jù)給出的實(shí)際邏輯問(wèn)題，得出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)單邏輯電路?！白詈?jiǎn)”是指：電路所用的器件數(shù)最少，器件的種類最少，而且器件之間的連線也最少。設(shè)計(jì)步驟：①．進(jìn)行邏輯抽象

一般設(shè)計(jì)要求是用文字描述的一個(gè)具有一定因果關(guān)系的事件。這時(shí)就需要用一個(gè)邏輯函數(shù)來(lái)描述這一因果關(guān)系。即邏輯抽象。

分析事件的因果關(guān)系：確定輸入變量和

輸出變量。

定義邏輯狀態(tài)的含意：邏輯狀態(tài)賦值。

根據(jù)給定的因果關(guān)系列出邏輯真值表:一般情況下邏輯函數(shù)的最初形式是邏輯真值表。②寫(xiě)出邏輯函數(shù)式一般說(shuō)，邏輯函數(shù)關(guān)系首先是以真值表的形式給出的。進(jìn)一步可從真值表得到這個(gè)邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)，即：最小項(xiàng)表達(dá)式或最大項(xiàng)表達(dá)式。③選定器件的類型

為了產(chǎn)生所需要的邏輯函數(shù)，既可以用小規(guī)模集成的門電路組成相應(yīng)的邏輯電路，也可以用中規(guī)模集成的常用組合邏輯器件或可編程邏輯器件等構(gòu)成相應(yīng)的邏輯電路。應(yīng)該根據(jù)對(duì)電路的具體要求和器件的資源情況決定采用哪一種類型的器件。④將邏輯函數(shù)化簡(jiǎn)或變換成適當(dāng)?shù)男问?/p>

在使用小規(guī)模集成的門電路進(jìn)行設(shè)計(jì)時(shí)應(yīng)將函數(shù)式化成最簡(jiǎn)形式。如果對(duì)所用器件的種類有附加的限制(例如只允許用單一類型的“與非門”)，則還應(yīng)將函數(shù)式變換成與器件種類相適應(yīng)的形式(例如將函數(shù)式化作“與非—與非”形式)。

在使用中規(guī)模集成的常用組合邏輯電路設(shè)計(jì)電路時(shí)，需要把函數(shù)式變換為適當(dāng)?shù)男问剑员隳苡米钌俚钠骷妥詈?jiǎn)單的連線接成所要求的邏輯電路。在采用計(jì)算機(jī)輔助設(shè)計(jì)時(shí)，邏輯函數(shù)的化簡(jiǎn)和變換都是由計(jì)算機(jī)自動(dòng)完成的。⑤畫(huà)出邏輯電路的連接圖

根據(jù)上述所得邏輯函數(shù)最簡(jiǎn)表達(dá)式畫(huà)出邏輯電路的連接圖，原理性設(shè)計(jì)(或稱邏輯設(shè)計(jì))已經(jīng)完成。

⑥工藝設(shè)計(jì)

為了把邏輯電路實(shí)現(xiàn)為具體的電路裝置，還需要作一系列的工藝設(shè)計(jì)工作，包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開(kāi)關(guān)等等。最后還必須完成組裝、調(diào)試。這部分內(nèi)容請(qǐng)讀者自行參閱有關(guān)資料，這里就不作具體的介紹了。組合邏輯電路一般情況下的設(shè)計(jì)流程

Ⅰ（邏輯抽象）⑴

確定輸入-輸出變量的個(gè)數(shù)及關(guān)系。⑵邏輯變量取值“0”和“1”，一般按正邏輯定義。⑶列出邏輯真值表

Ⅱ（邏輯函數(shù)）⑴從邏輯真值表得到邏輯函數(shù)的最小項(xiàng)或

者最大項(xiàng)表達(dá)式。⑵邏輯函數(shù)化簡(jiǎn)。Ⅲ（選定器件）⑴采用小規(guī)模集成電路SSI,將化簡(jiǎn)后的邏輯函數(shù)按照所選定的器件類型變換成相應(yīng)的邏輯表達(dá)式形式，如：“與-或”“與-或非”“與非-與非”等。⑵采用中規(guī)模集成電路MSI,將邏輯函數(shù)按照所選定的器件類型變換成相應(yīng)的邏輯表達(dá)式形式.

⑶采用可編程邏輯器件PLD,如

ROM,PLA,PAL,GAL,FPGA,CPLD等。Ⅳ（畫(huà)出相應(yīng)的邏輯電路圖）

上述的設(shè)計(jì)步驟并不是一成不變的，有的設(shè)計(jì)要求直接以真值表的形式給出，就不用進(jìn)行邏輯抽象了。又如，有的問(wèn)題邏輯關(guān)系比較簡(jiǎn)單、直觀，也可以不經(jīng)過(guò)邏輯真值表而直接寫(xiě)出函數(shù)式來(lái)。

4.組合邏輯電路的設(shè)計(jì)舉例例4-2-4

設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成，正常工作情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許：有一盞燈點(diǎn)亮。而當(dāng)出現(xiàn)其他五種點(diǎn)亮狀態(tài)時(shí)意味電路發(fā)生故障，要求發(fā)出故障信號(hào)。

設(shè)計(jì)步驟如下①邏輯抽象：

取紅（R）、橘黃(A)、綠(G)三盞燈的狀態(tài)為輸入變量，邏輯定義：當(dāng)燈點(diǎn)亮?xí)r對(duì)應(yīng)的邏輯取值為1，當(dāng)燈熄滅對(duì)應(yīng)的邏輯取值時(shí)為0。取故障信號(hào)為輸出變量，用Z表示，并規(guī)定正常工作狀態(tài)下Z為0，發(fā)生故障時(shí)Z為1。根據(jù)題意可列出表4-2-3所示的邏輯真值表。

表4-2-3例4-2-4對(duì)應(yīng)的真值表

ARGZ00010010010001111000101111011111②寫(xiě)出邏輯函數(shù)表達(dá)式（最小項(xiàng)表達(dá)式）③選定小規(guī)模集成電路（門電路）④進(jìn)行邏輯化簡(jiǎn)

根據(jù)不同門電路，可化為不同邏輯表達(dá)式形式。常見(jiàn)的形式有：“與-或”；“與-或-非”；“與非-與非”等?？ㄖZ圖化簡(jiǎn)：最簡(jiǎn)邏輯函數(shù)表達(dá)式1.“與-或”2.“與非-與非”3.“與-或-非”4.“與非-與”⑤畫(huà)出邏輯電路圖如設(shè)計(jì)結(jié)果：

例4-2-5A

用門電路設(shè)計(jì)一個(gè)BCD8421碼到葛萊碼（Gray）碼的代碼轉(zhuǎn)換器。(首先不考慮8421碼的任意項(xiàng))邏輯抽象：考慮取BCD8421碼為：B=B3B2B1B0

葛萊碼（Gray）碼G=G3G2G1G0

列出真值表miB3B2B1B0G3G2G1G0m000000000m100010001m200100011m300110010m401000110m501010111m601100101m701110100m810001100m910011101m1010100000m1110110000m1211000000m1311010000m1411100000m1511110000邏輯函數(shù)(最小項(xiàng)表達(dá)式)邏輯化簡(jiǎn)（卡諾圖）最簡(jiǎn)邏輯函數(shù)（與-或）結(jié)構(gòu)邏輯電路圖根據(jù)以上各式可得到“與-或”結(jié)構(gòu)的邏輯電路圖如圖4-2-9示：

例4-2-5b在例

4-2-5a基礎(chǔ)上，考慮任意項(xiàng)可使邏輯函數(shù)及電路更簡(jiǎn)單例4-2-5b對(duì)應(yīng)的真值表miB3B2B1B0G3G2G1G0m000000000m100010001m200100011m300110010m401000110m501010111m601100101m701110100m810001100m910011101m101010****m111011****m121100****m131101****m141110****m151111****邏輯表達(dá)式卡諾圖化簡(jiǎn)最簡(jiǎn)“與非-與非”邏輯表達(dá)式“與非-與非”結(jié)構(gòu)邏輯電路討論

對(duì)例4-2-5a和例4-2-5b進(jìn)行對(duì)比，可見(jiàn)：

1.由于例4-2-5a未考慮8421碼的任意項(xiàng)，

因此化簡(jiǎn)結(jié)果要比例4-2-5b復(fù)雜一些，

相應(yīng)邏輯電路圖4-2-9要比圖4-2-11所用

器件數(shù)量多且型號(hào)，種類也多，電路連

線及結(jié)構(gòu)也復(fù)雜一些。2.根據(jù)不同器件要求，最簡(jiǎn)邏輯表達(dá)式可

以有不同的形式。如“與-或”，“與非-

與非”等。因此，同一邏輯問(wèn)題可以有不同的電路形式來(lái)實(shí)現(xiàn)

作業(yè)一(第5版）P209-210

4.3；4.5；4.6；4.7§3常用組合邏輯電路分析典型邏輯電路包括：編碼器（Encoder）、譯碼器(Decoder)、數(shù)碼轉(zhuǎn)換器（CodeConverter）、數(shù)據(jù)選擇器(Multiplexer)、數(shù)值比較器(MagnitudeComparator)、加法器(Adder)、函數(shù)發(fā)生器(FunctionGenerator)、奇偶校驗(yàn)器／發(fā)生器(Odd-EvenCheck/Generator)、數(shù)據(jù)分配器（Demultiplexer）等。這些邏輯電路都有相應(yīng)的中、小規(guī)模集成電路產(chǎn)品。編碼器

（Encoder）

編碼器是把輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。⑴普通編碼器

對(duì)普通編碼器，任何時(shí)刻只允許一個(gè)輸入信號(hào)有效。圖4-3-1是3位二進(jìn)制編碼器的框圖，它的輸入是I0I1I2I3I4I5I6I7高電平信號(hào)有效，輸出是3位二進(jìn)制代碼Y2Y1Y0故把它叫做8線—3線編碼器。輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111表4-3-18-3編碼器的真值表

由于普通編碼器的約束條件是任一時(shí)刻只允許一個(gè)有效輸入（本例為邏輯高電平有效），同時(shí)考慮I0=1與I0I1I2I3I4I5I6I7=00000000全0的輸出編碼相同均為：Y2Y1Y0=000（對(duì)照P52定義）因此輸出邏輯函數(shù)可簡(jiǎn)化為

可得出普通8-3編碼器的或邏輯電路圖，如圖4-3-2示⑵.優(yōu)先級(jí)編碼器

（PriorityEncoder）①4-2優(yōu)先級(jí)編碼器

設(shè)編碼器有4個(gè)輸入端，分別為：K3K2K1K0(高電平輸入有效

Ki=1)編碼器輸出為Y1Y0

功能控制及狀況指示端為

邏輯功能及控制功能真值表見(jiàn)表4-3-2a(輸出和狀態(tài)變量用原變量給出；表4-3-2b(輸出和狀態(tài)變量用反變量給出)。

使能端輸入端數(shù)據(jù)輸出端狀態(tài)輸出端SK0K1K2K3Y1Y0YSYEX0****00001000000101***111011**1010011*1000101110000001表4-3-2a4-2優(yōu)先編碼器的真值表使能端輸

入

端數(shù)

據(jù)

輸出

端狀

態(tài)

輸出

端SK0K1K2K3

0

****11111

000011011***100

101**1001101

*1001010110001110表4-3-2b4-2優(yōu)先編碼器的真值表

根據(jù)上述邏輯函數(shù)表達(dá)式，可得到4-2優(yōu)先編碼器的兩種邏輯電路，圖4-3-3a原變量輸出型和反變量輸出型。②8-3優(yōu)先級(jí)編碼器

圖4-3-4為集成8-3優(yōu)先編碼器74LS148的邏輯符號(hào)，S為使能控制端，Y’S和Y’EX為狀態(tài)輸出端，I’0I’1I’2I’3I’4I’5I’6I’7

為輸入端，Y’2Y’1Y’0

為編碼輸出端。

編碼器輸入端（低電平有效），優(yōu)先級(jí)由低到高排列依次是：I’0I’1I’2I’3I’4I’5I’6I’7

Y’S=0表示電路使能有效但無(wú)有效輸入，Y’EX=0表示電路使能有效且有有效輸入，從Y’2Y’1Y’0上可獲得正確輸出編碼，真值表見(jiàn)表4-3-3a及4-3-3b所示。輸入輸出

1********11111011111111111010*******0000100******01001100*****011010100****0111011100***01111100100**011111101100*01111111101000111111111110表4-3-3a74LS148(8-3優(yōu)先編碼器)真值表

在進(jìn)行電路邏輯功能分析和設(shè)計(jì)時(shí)，我們習(xí)慣于使用原變量定義的邏輯真值表。因此我們將表4-3-3a74LS148(8-3優(yōu)先編碼器)真值表中控制端，狀態(tài)及數(shù)據(jù)輸出端用原變量定義，如表4-3-3b同樣可更方便的得出8-3優(yōu)先編碼器的邏輯表達(dá)式.若要得到反變量只需在原變量基礎(chǔ)上求反即可。輸入Ii輸出SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX0********00000100000000000101*******1111011******10110011*****100101011****1000100011***10000011011**100000010011*10000000010111000000000001表4-3-3b74LS148(8-3優(yōu)先編碼器)真值表

說(shuō)明111使能無(wú)效001使能有效但無(wú)有效輸入010使能有效且有效輸入表

4-3-474LS148控制端功能描述

由真值表顯見(jiàn)I7優(yōu)先級(jí)最高，I0優(yōu)先級(jí)最低。③74LS148的擴(kuò)展

74LS148是8-3優(yōu)先級(jí)編碼器，若要擴(kuò)展為16-4優(yōu)先級(jí)編碼器只要將兩片74LS148按圖4-3-8所示連接即可。U1為高8位輸入，U2為低8位輸入，Z3Z2Z1Z0為4位二進(jìn)制編碼輸出端。優(yōu)先級(jí)高優(yōu)先級(jí)低例如：⑴當(dāng)輸入分別為：

即只有A’5=0為有效輸入時(shí)：U1(選通無(wú)效)的輸出：

Y’2Y’1Y’0=111且U1的Y’s=0；Y’ex=1允許U2正常工作，經(jīng)過(guò)U3U4U5U6

后輸出“0101”；即十進(jìn)制的5。⑵當(dāng)輸入為：

即只有A’11=0為有效輸入時(shí)：U1的輸出：Y’2Y’1Y’0=100；U2(選通無(wú)效)的輸出：Y’2Y’1Y’0=111且U1的Y’EX=0;Y’S=1禁止U2進(jìn)行編碼工作，經(jīng)過(guò)U3U4U5U6

后輸出Z3Z2Z1Z0=1011；即十進(jìn)制的11

；2.譯碼器(Decoder)

譯碼器的功能正好與編碼器相反，輸入為一個(gè)二進(jìn)制代碼，輸出為一位有效電平（其它各位均為無(wú)效電平）或另外一種編碼。常見(jiàn)的譯碼器有：二進(jìn)制譯碼器；二-十進(jìn)制譯碼器；顯示譯碼器等。從譯碼器內(nèi)部結(jié)構(gòu)可分為：二極管與門陣列譯碼器；與非門構(gòu)成的譯碼器（TTL）;中規(guī)模集成譯碼器。⑴二進(jìn)制譯碼器①2-4線（與非門陣列）譯碼器A1A0Y3Y2Y1Y0000001010010100100111000邏輯真值表4-3-5②3-8線譯碼器74LS138輸入輸出G1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111174HC138的功能表74HC138低電平輸出當(dāng)

G1=1且

G2A=G2B=0

時(shí)：74LS138的擴(kuò)展

*當(dāng)實(shí)際應(yīng)用中需要譯碼器輸出端數(shù)量較多時(shí)，我們可以選用其它譯碼芯片，如：4-16譯碼器等，我們也可以通過(guò)用數(shù)片74LS138來(lái)擴(kuò)展輸出端。以下介紹用兩片74LS138構(gòu)成一個(gè)4-16譯碼器的方法，同理可構(gòu)成5-32和6-64譯碼器。

74LS138的擴(kuò)展74LS138的應(yīng)用：例4-3-4用集成3-8譯碼器74LS138及與非門電路設(shè)計(jì)一個(gè)一位全加器。表4-3-8全加器邏輯真值表輸入輸出AiBi

CiSiCo0000000110010100110110010101011100111111真值表中Ai

和Bi是加數(shù)和被加數(shù)，Ci

是前級(jí)來(lái)的進(jìn)位，Si

是本位和輸出，Co是向上級(jí)的進(jìn)位輸出?？蓪?xiě)出最小項(xiàng)表達(dá)式：

考慮到74LS138輸出：

根據(jù)上述表達(dá)式可得出一位全加器的邏輯電路圖如圖4-3-12和圖4-3-13例

4-3-5用74LS138譯碼器及與非門電路設(shè)計(jì)交通信號(hào)燈故障檢測(cè)電路。ARGZ00010010010001111000101111011111邏輯真值表選定集成譯碼器74LS138及門電路設(shè)計(jì),與小規(guī)模集成電路SSI門電路設(shè)計(jì)方法的不同點(diǎn)在于，最小項(xiàng)表達(dá)式不需要化簡(jiǎn)只要根據(jù)不同門電路，化為不同邏輯表達(dá)式形式如：與非-與非等。

第4章-習(xí)題二P211-2124.10;4.11;4.12;4.13;4.14例4-3-6用74LS138及門電路實(shí)現(xiàn)邏輯函數(shù)：需將Z1Z2Z3Z4改寫(xiě)成最小項(xiàng)表達(dá)式：

例4-3-7

用74LS138及門電路設(shè)計(jì)一個(gè)二進(jìn)制整數(shù)乘法器，輸入兩個(gè)2位二進(jìn)制數(shù)，輸出4位二進(jìn)制乘積。解：設(shè)a1a0和b1b0兩個(gè)二進(jìn)制數(shù)，積用Y3Y2Y1Y0表示，真值表如表4-3-12進(jìn)一步可得：輸入輸出a1a0b1b0Y3Y2Y1Y000 00000000 01000000 10000000 11000001 00000001 01000101 10001001 11001110 00000010 01001010 10010010 11011011 00000011 01001111 10011011 111001

兩位二進(jìn)制整數(shù)乘法真值表

由與是四個(gè)輸入變量，因此須用兩片3-8譯碼器或一片4-16譯碼器實(shí)現(xiàn)。我們用兩片3-8譯碼器74LS138及與非門實(shí)現(xiàn)。如圖4-3-15b③4-16線譯碼器74LS154控制端輸入端輸出端DCBA

00000001111111111111110000011011111111111111000010110111111111111100001111101111111111110001001111011111111111000101111110111111111100011011111101111111110001111111111011111111001000111111110111111100100111111111101111110010101111111111011111001011111111111110111100110011111111111101110011011111111111111011001110111111111111110100111111111111111111102．二——十進(jìn)制譯碼器二—十進(jìn)制譯碼器的輸入端為4位BCD碼，輸出為：集成電路有74LS42,邏輯真值表如表4-3-11

邏輯符號(hào)見(jiàn)圖4-3-17a和圖4-3-17b序號(hào)輸入端輸出端

miDCBA000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110101010111111111111101111111111111211001111111111131101111111111114111011111111111511111111111111

…………

74HC423．顯示譯碼器①BCD-7段譯碼器

BCD-7段譯碼器是將4位BCD碼變換成可驅(qū)動(dòng)7段LED工作的一種譯碼器。常用的集成譯碼器有：7446,7447,7448;顯示器常見(jiàn)顯示器有：LED(LightEmittingDiode)發(fā)光二極管；LCD(LiquidCrystalDisplay)液晶顯示器；CRT陰極射線管等。以LED-7段顯示器為例，LED又分為共陽(yáng)極和共陰極兩大類，內(nèi)部結(jié)構(gòu)見(jiàn)圖4-3-18和圖4-3-19a及圖4-3-19b.

對(duì)共陽(yáng)極LED顯示器來(lái)說(shuō)，當(dāng)a,b,c,d,e,f,g,dp端為低電平，即邏輯“0”時(shí)，對(duì)應(yīng)的段（發(fā)光二極管）點(diǎn)亮；對(duì)共陰極LED顯示器來(lái)說(shuō)，當(dāng)a,b,c,d,e,f,g,dp端為高電平，即邏輯“1”時(shí)，對(duì)應(yīng)的段（發(fā)光二極管）點(diǎn)亮；這樣的7段發(fā)光組成了數(shù)字0，1，2，3，4，5，6，7，8，9及一些簡(jiǎn)單的符號(hào)。從BCD碼輸入到7段顯示驅(qū)動(dòng)輸出之間的邏輯關(guān)系就是BCD-7段譯碼器來(lái)完成的。

以7448集成BCD-7段顯示譯碼器為例，芯片邏輯符號(hào)見(jiàn)圖4-3-20a和4-3-20b.芯片引腳功能說(shuō)明：芯片引腳功能說(shuō)明：Ⅰ：

D,C,B,A:

4位二進(jìn)制碼輸入，其中0000-1001為BCD碼，1010-1111特殊符號(hào)。Ⅱ：

a,b,c,d,e,f,g,dp:譯碼器輸出(7段及小數(shù)點(diǎn))，對(duì)共陽(yáng)極LED該段輸出低電平信號(hào)時(shí)對(duì)應(yīng)的字段發(fā)光二極管點(diǎn)亮而對(duì)共陰極LED該段輸出為高電平信號(hào)時(shí)對(duì)應(yīng)的字段發(fā)光二極管點(diǎn)亮。

Ⅲ:LT’燈測(cè)試輸入引腳。

當(dāng)LT’=0時(shí)，譯碼器強(qiáng)制輸出“11111111”，顯示”8.”平時(shí)LT’=1

Ⅳ:RBI’滅零輸入引腳。

滅零的作用是將不希望顯示的“0”熄滅。例如，整數(shù)有效數(shù)最高位左邊的”0”，小數(shù)有效最低位右邊的“0”

Ⅴ:BI’(RBO)’是兩功能定義引腳.

⑴

BI’（滅燈）作為輸入引腳。滅燈輸入控制端，只要BI’=0無(wú)論輸入D,C,B,A為什么數(shù)，譯碼器強(qiáng)制輸出“00000000”,使共

陰極LED無(wú)條件熄滅。

⑵(RBO)’(滅0）作為輸出引腳其功能是滅“0”輸出指示及控制端，該片在滅“0”狀態(tài)時(shí)(RBO)’可用作數(shù)片譯碼器級(jí)聯(lián)

實(shí)現(xiàn)自動(dòng)滅“0”。當(dāng)D=C=B=A=0且滅零輸入時(shí)才會(huì)有表示譯碼器已將本位“0”熄滅了。

ABCD輸入輸出DCBAabcdefg01100001111111011*00011011000021*00101110110131*00111111100141*01001011001151*01011101101161*01101001111171*01111111000081*10001111111191*100111110011101*101010001101111*101110011001121*110010100011131*110111001011141*111010001111151*111110000000根據(jù)上述真值表可得譯碼器輸出的邏輯函數(shù)最小項(xiàng)表達(dá)式：用卡若圖對(duì)反變量函數(shù)進(jìn)行化簡(jiǎn)得最簡(jiǎn)“與-或”式如下：用“與-或-非”門實(shí)現(xiàn)：BCD－七段顯示譯碼器7448的邏輯圖7448的控制信號(hào)：（1）燈測(cè)試輸入(LT)’當(dāng)(LT)’=0時(shí)，Ya~Yg全部置為1(2)滅零輸入(RBI)’當(dāng)(RBI)’=0且A3A2A1A0=0000

時(shí)，則滅燈(3)滅燈輸入/滅零輸出(RI)’/(RBO)’②74LS48與共陰極LED顯示器的連接用74LS48可以直接驅(qū)動(dòng)BS201共陰極LED7段顯示器，由于該芯片內(nèi)部為集電極上拉電阻為2千歐姆外帶負(fù)載能力有限，因此需要外接1K上拉電阻以提高帶負(fù)載能力。如圖4-3-21a所示

③74LS46與共陽(yáng)極LED顯示器的連接用

74LS46可以直接驅(qū)動(dòng)BS201共陽(yáng)極LED7段顯示器，如圖4-3-21b所示

當(dāng)實(shí)現(xiàn)多位數(shù)碼顯示同時(shí)要求具有滅“0”控制功能時(shí)，可利用74LS48芯片上的/RBI(滅“0”輸入)及/RBO(滅“0”輸出)進(jìn)行級(jí)聯(lián)，如圖4-3-22所示，（8位LED顯示，4位整數(shù)，4位小數(shù)。保留至少一位整數(shù)和一位小數(shù)）其它位可滅“0”處理。例：利用(RBI)’和(RBO)’的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制整數(shù)部分：最高位是0，而且滅掉以后，輸出(RBO)’作為次高位的(RBI)’輸入信號(hào)小數(shù)部分：最低位是0，而且滅掉以后，輸出(RBo)’作為次低位的(RBI)’輸入信號(hào)4．3．3數(shù)據(jù)選擇器

(Multiplexer)1．?dāng)?shù)據(jù)選擇器工作原理數(shù)據(jù)選擇器實(shí)質(zhì)上是通過(guò)一組數(shù)字地址編碼來(lái)切換多路數(shù)字輸入量之一與輸出端連通的器件。原理示意圖見(jiàn)圖4-3-23示

集成數(shù)據(jù)選擇器有74LS151(8選1)，74LS153(雙4選1)，74LS152(16選1)邏輯符號(hào)見(jiàn)圖4-3-24;4-3-25

以4選1為例，設(shè)4路輸入為：D0D1D2D3

;地址輸入端：A0A1;使能控制端：S;數(shù)據(jù)輸出端Y

輸入

控制

輸出

Y

選擇

數(shù)據(jù)輸入A1A0

D3D2D1D0

**

****

1

0

00 ***0

0

0

00 ***1

0

1

01 **0*

0

0

01 **1*

0

1

10 *0**

0

010 *1**

0

111 0***

0

011 1***

0

1對(duì)4選1數(shù)據(jù)選擇器：對(duì)雙4選1數(shù)據(jù)選擇器：對(duì)8選1數(shù)據(jù)選擇器：A1A0Y11XX0000D10001D11010D12011D13“雙四選一”，74HC153

分析其中的一個(gè)“四選一”例：用兩個(gè)“四選一”接成“八選一”2．用數(shù)據(jù)選擇器進(jìn)行組合邏輯設(shè)計(jì)①數(shù)據(jù)選擇器的擴(kuò)展用兩片8選1數(shù)據(jù)選擇器74LS151擴(kuò)展一個(gè)16選1數(shù)據(jù)選擇器，如圖4-3-28②

用數(shù)據(jù)選擇器進(jìn)行組合邏輯設(shè)計(jì)例4-3-8用4選1數(shù)據(jù)選擇器及與非門電路設(shè)計(jì)一個(gè)交通信號(hào)燈故障檢測(cè)電路.選定MIS4選1數(shù)據(jù)選擇器74LS153及門電路設(shè)計(jì)?？紤]由A和R量變量作數(shù)據(jù)選擇器的地址信號(hào)，G作為數(shù)據(jù)，可寫(xiě)出：

例4-3-9用8選1數(shù)據(jù)選擇器74LS151及門電

路實(shí)現(xiàn)邏輯函數(shù)：

配成最小項(xiàng)表達(dá)式：

將A,B,C作為地址信號(hào)，同時(shí)：D0=D3=D5=D7=1;D1=D2=D4=D6=0如圖4-3-30第4章-習(xí)題三P212-2134.15;4.16;4.17;4.19;4.21；4.23;4.244．3．4數(shù)據(jù)分配器

1．?dāng)?shù)據(jù)分配器工作原理

數(shù)據(jù)分配器(DEMUX)的工作原理正好與數(shù)據(jù)選擇器相反，數(shù)據(jù)分配器是將一條輸入線路上的數(shù)據(jù)分配到相應(yīng)的幾條線路上.2．常用數(shù)據(jù)分配器①1線-4線數(shù)據(jù)分配器

可用一個(gè)74LS139(雙2-4譯碼器)來(lái)實(shí)現(xiàn)1-4數(shù)據(jù)分配。

②1線-8線數(shù)據(jù)分配器同理也可用3-8譯碼器74LS138