《ARM嵌入式系統(tǒng)結(jié)構(gòu)與編程》第二章課后答案

《ARM嵌入式系統(tǒng)結(jié)構(gòu)與編程》第二章課后答案《ARM嵌入式系統(tǒng)結(jié)構(gòu)與編程》第二章課后答案/NUMPAGES11《ARM嵌入式系統(tǒng)結(jié)構(gòu)與編程》第二章課后答案《ARM嵌入式系統(tǒng)結(jié)構(gòu)與編程》第二章課后答案第2章ARM技術(shù)與ARM體系結(jié)構(gòu)1.簡述ARM處理器內(nèi)核調(diào)試結(jié)構(gòu)原理答：ARM處理器一般都帶有嵌入式追蹤宏單元ETM（EmbeddedTraceMacro），它是ARM公司自己推出的調(diào)試工具。ARM處理器都支持基于JTAG（JointTestActionGroup聯(lián)合測試行動小組）的調(diào)試方法。它利用芯片內(nèi)部的EmbeddedICE來控制ARM內(nèi)核操作，可完成單步調(diào)試和斷點調(diào)試等操作。當CPU處理單步執(zhí)行完畢或到達斷點處時，就可以在宿主機端查看處理器現(xiàn)場數(shù)據(jù)，但是它不能在CPU運行過程中對實時數(shù)據(jù)進行仿真。ETM解決了上述問題，能夠在CPU運行過程中實時掃描處理器的現(xiàn)場信息，并數(shù)據(jù)送往TAP（TestAccessPort）控制器。上圖中分為三條掃描鏈（圖中的粗實線），分別用來監(jiān)視ARM核，ETM，嵌入式ICE的狀態(tài)。分析ARM7TDMI-S各字母所代表的含義。答：ARM7TDMI–S中ARM是AdvancedRISCMachines的縮寫7是系列號；T：支持高密度16位的Thumb指令集；D：支持JTAG片上調(diào)試；M：支持用于長乘法操作（64位結(jié)果）ARM指令，包含快速乘法器；；I：帶有嵌入式追蹤宏單元ETM，用來設置斷點和觀察點的調(diào)試硬件；S：可綜合版本，意味著處理器內(nèi)核是以源代碼形式提供的。這種源代碼形式又可以編譯成一種易于EDA工具使用的形式。ARM處理器的工作模式有哪幾種，其中哪些為特權(quán)模式，哪些為異常模式，并指出處理器在什么情況下進入相應的模式。答：ARM技術(shù)的設計者將ARM處理器在應用中可能產(chǎn)生的狀態(tài)進行了分類，并針對同一類型的異常狀態(tài)設定了一個固定的入口點，當異常產(chǎn)生時，程序會自動跳轉(zhuǎn)到對應異常入口處進行異常服務。1．用戶模式：非特權(quán)模式，也就是正常程序執(zhí)行的模式，大部分任務在這種模式下執(zhí)行。在用戶模式下，如果沒異常發(fā)生，不允許應用程序自行改變處理器的工作模式，如果有異常發(fā)生，處理器不會自動切換工作模式2．FIQ模式：也稱為快速中斷模式，支持高速數(shù)據(jù)傳輸和通道處理，當一個高優(yōu)先級(fast)中斷產(chǎn)生時將會進入這種模式。3．IRQ模式：也稱為普通中斷模式，:當一個低優(yōu)先級(normal)中斷產(chǎn)生時將會進入這種模式。在這模式下按中斷的處理器方式又分為向量中斷和非向量中斷兩種。通常的中斷處理都在IRQ模式下進行。4．SVC模式：稱之為管理模式，它是一種操作系統(tǒng)保護模式。當復位或軟中斷指令執(zhí)行時處理器將進入這種模式。5．中止模式：當存取異常時將會進入這種模式，用來處理存儲器故障、實現(xiàn)虛擬存儲或存儲保護。6．未定義指令異常模式：當執(zhí)行未定義指令時會進入這種模式，主要是用來處理未定義的指令陷阱，支持硬件協(xié)處理器的軟件仿真，因為未定義指令多發(fā)生在對協(xié)處理器的操作上。7．系統(tǒng)模式：使用和User模式相同寄存器組的特權(quán)模式，用來運行特權(quán)級的操作系統(tǒng)任務。在這7種工作模式中，除了用戶模式以外，其他6種處理器模式可以稱為特權(quán)模式，在這些模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意地進行處理器模式的切換。在這6種特權(quán)模式中，除了系統(tǒng)模式外的其他5種特權(quán)模式又稱為異常模式，每種異常都對應有自己的異常處理入口點。分析程序狀態(tài)寄存器（PSR）各位的功能描述，并說明C,Z,N,V在什么情況下進行置位和清零。答：條件位：N=1-結(jié)果為負,0-結(jié)果為正或0Z=1-結(jié)果為0,0-結(jié)果不為0C=1-進位，0-借位V=1-結(jié)果溢出，0結(jié)果沒溢出Q位：僅ARM5TE/J架構(gòu)支持指示增強型DSP指令是否溢出中斷禁止位：I=1:禁止IRQ.F=1:禁止FIQ.TBit僅ARMxT架構(gòu)支持T=0:處理器處于ARM狀態(tài)T=1:處理器處于Thumb狀態(tài)Mode位(處理器模式位):0b10000 User0b10001 FIQ0b10010 IRQ0b10011 Supervisor0b10111 Abort0b11011 Undefined0b11111 System簡述ARM處理器異常處理和程序返回的過程。答：只要正常的程序流被暫時中止，處理器就進入異常模式。例如響應一個來自外設的中斷。在處理異常之前，ARM7TDMI內(nèi)核保存當前的處理器狀態(tài)，這樣當處理程序結(jié)束時可以恢復執(zhí)行原來的程序。如果同時發(fā)生兩個或更多異常，那么將按照固定的順序來處理異常。異?；蛉肟诜祷刂噶?/p>

向量表偏移處理器模式優(yōu)先級BLMOVPC,R14

SWIMOVSPC,R14_svcSVC60x00000008未定義的指令MOVSPC,R14_undUND60x00000004預取指中止SUBSPC,R14_abt,#4ABT50x0000000C快中斷SUBSPC,R14_fiq,#4FIQ30x0000001C中斷SUBSPC,R14_irq,#4IRQ40x00000018數(shù)據(jù)中止SUBSPC,R14_abt,#8ABT20x00000010復位無SVC10x00000000在異常發(fā)生后，ARM7TDMI內(nèi)核會作以下工作：1.在適當?shù)腖R中保存下一條指令的地址2.將CPSR復制到適當?shù)腟PSR中；3.將CPSR模式位強制設置為與異常類型相對應的值；4.強制PC從相關(guān)的異常向量處取指。ARM7TDMI內(nèi)核在中斷異常時置位中斷禁止標志，這樣可以防止不受控制的異常嵌套。注：異常總是在ARM狀態(tài)中進行處理。當處理器處于Thumb狀態(tài)時發(fā)生了異常，在異常向量地址裝入PC時，會自動切換到ARM狀態(tài)。當異常結(jié)束時，異常處理程序必須：1.將LR中的值減去偏移量后存入PC，偏移量根據(jù)異常的類型而有所不同；2.將SPSR的值復制回CPSR；3.清零在入口置位的中斷禁止標志。注：恢復CPSR的動作會將T、F和I位自動恢復為異常發(fā)生前的值。ARM處理器字數(shù)據(jù)的存儲格式有哪兩種？并指出這兩種格式的區(qū)別。答：ARM7TDMI處理器可以將存儲器中的字以下列格式存儲大端格式（Big-endian）小端格式（Little-endian）小端存儲器系統(tǒng)：在小端格式中，高位數(shù)字存放在高位字節(jié)中。因此存儲器系統(tǒng)字節(jié)0連接到數(shù)據(jù)線7～0。大端存儲器系統(tǒng)：在大端格式中，高位數(shù)字存放在低位字節(jié)中。因此存儲器系統(tǒng)字節(jié)0連接到數(shù)據(jù)線31～24。分析帶有存儲器訪問指令（LDR）的流水線運行情況，并用圖示說明流水線的運行機制。答：存儲器訪問指令LDR流水線舉例取指的存儲器訪問和執(zhí)行的數(shù)據(jù)路徑占用都是不可同時共享的資源，對于多周期指令來說，如果指令復雜以至于不能在單個時鐘周期內(nèi)完成執(zhí)行階段，就會產(chǎn)生流水線阻塞。對存儲器的訪問指令LDR是非單周期指令LDR指令的執(zhí)行，訪問存儲器，回寫寄存器（占用了3個周期）。造成了MOV指令的執(zhí)行被阻斷。簡述ARM9的5級流水線每一級所完成的功能和實現(xiàn)的操作。答：ARM920在指令操作上采用5級流水線.取指：從指令Cache中讀取指令。譯碼：對指令進行譯碼，識別出是對哪個寄存器進行操作并從通用寄存器中讀取操作數(shù)。執(zhí)行：進行ALU運算和移位操作，如果是對存儲器操作的指令，則在ALU中計算出要訪問的存儲器地址。存儲器訪問：如果是對存儲器訪問的指令，用來實現(xiàn)數(shù)據(jù)緩沖功能（通過數(shù)據(jù)Cache）。寄存器回寫：將指令運算或操作結(jié)果寫回到目標寄存器中。什么叫流水線互鎖