EDA與VHDL知識點總結(jié)與期末考試試卷及答案

EDA技術(shù)實用教程第1章

概述1.1EDA技術(shù)及其發(fā)展EDA(ElectronicDesignAutomation)20世紀70年代20世紀80年代20世紀90年代21世紀后1.2EDA技術(shù)實現(xiàn)目標

1.2EDA技術(shù)實現(xiàn)目標

1.可編程邏輯器件FPGA/CPLD2.半定制或全定制ASIC

（1）門陣列ASIC（2）標準單元ASIC

（3）全定制芯片3.混合ASIC1.2EDA技術(shù)實現(xiàn)目標

1.可編程邏輯器件FPGA/CPLD2.半定制或全定制ASIC

（1）門陣列ASIC（2）標準單元ASIC

（3）全定制芯片3.混合ASIC1.3硬件描述語言●VHDL●VerilogHDL●SystemVerilog●SystemC

1.4HDL綜合1.4HDL綜合1.5基于HDL的自頂向下設(shè)計方法

1.6EDA技術(shù)的優(yōu)勢（1）大大降低設(shè)計成本，縮短設(shè)計周期。（2）有各類庫的支持。（3）極大地簡化了設(shè)計文檔的管理。（4）日益強大的邏輯設(shè)計仿真測試技術(shù)。（5）設(shè)計者擁有完全的自主權(quán)，再無受制于人之虞。（6）良好的可移植與可測試性，為系統(tǒng)開發(fā)提供了可靠的保證。（7）能將所有設(shè)計環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計方案中。（8）在整個設(shè)計流程上充分利用計算機的自動設(shè)計能力，在各個設(shè)計層次上利用計算機完成不同內(nèi)容的仿真模擬，在系統(tǒng)板設(shè)計結(jié)束后仍可利用計算機對硬件系統(tǒng)進行完整全面的測試。1.7EDA設(shè)計流程

1.7EDA設(shè)計流程

1.7.1設(shè)計輸入（原理圖／HDL文本編輯）1.圖形輸入原理圖輸入狀態(tài)圖輸入波形圖輸入2.HDL文本輸入1.7EDA設(shè)計流程

1.7.2綜合1.7.3適配

1.7.4時序仿真與功能仿真1.7.5編程下載

1.7.6硬件測試

1.8ASIC及其設(shè)計流程1.8ASIC及其設(shè)計流程1.8.1ASIC設(shè)計簡介

1.挨8AS秧IC及其攪設(shè)計跪流程1.粉8.朽2軟A貫SI康C設(shè)計君一般析流程號簡述1.痕9常用ED翻A工具1.制9.蕉1設(shè)計埋輸入獸編輯盛器1.結(jié)9.攔2麥H壘DL綜合艦器●吊Sy即no銅ps肚ys公司燈的Sy苦np雹li貨fy墓P姓ro綜合逆器?！馭y度no團ps闊ys公司轟的DC頃-F刑PG右A綜合難器?！馦e獨nt驚or的Le走on灰ar販do源S睜pe知ct池ru折m綜合紛器和Pr脊ec乞is靠io飯n助RT鉤L顆Sy覽nt鍵he福si閑s綜合粱器。1.液9常用ED叫A工具1.販9.賭3仿真雄器●VH尿DL仿真盤器。●Ve涂ri網(wǎng)lo鏟g途HD壟L仿真瞧器。●Mi示xe候d模HD糾L仿真送器（劑混合HD凱L仿真橋器，喂同時誘處理Ve厭ri柜lo嶺g貌HD錫L、Sy界st御em柱Ve層ri桐lo哈g與VH凈DL）。●妻其他HD挎L仿真鋪器。1.污9.滋4適配禾器1.臉9.秀5下載懲器1.仔10帖Qu腫ar酬tu醉s家II簡介1.奇11堵IP核軟IP是用Ve榨ri痰lo嶄g/想VH憐DL等硬雜件描昆述語蹲言描鄙述的菠功能扭塊，架但是拴并不弊涉及沾用什殘么具忠體電陪路元串件實警現(xiàn)這居些功爸能。固IP是完擦成了嶼綜合派的功替能塊孝。硬IP提供泛設(shè)計蟲的最盛終階變段產(chǎn)狡品：隱掩模抽。1.減12蛋ED閃A技術(shù)廢發(fā)展流趨勢（1）超毅大規(guī)漿模集泳成電晴路的例集成累度和并工藝咬水平坑不斷記提高云，深額亞微掩米（De挨ep吃-S斃ub田mi凝cr間on）工判藝，冤在一位個芯郵片上泳完成勒系統(tǒng)里級的運集成德已成糞為可控能。（2）由睬于工弓藝線茶寬的儲不斷河減小泄，在團半導搶體材冒料上吳的許斗多寄示生效切應已紡經(jīng)不狡能簡舌單地吸被忽火略。具這就居對ED伏A工具篩提出貝了更此高的冤要求蓋，同票時也旺使得IC生產(chǎn)弱線的猴投資脫更為納巨大如。這夜一變網(wǎng)化使楊得可右編程宮邏輯厘器件茄開始烈進入射傳統(tǒng)女的AS摘IC市場跑。（3）市夜場對鹿電子齒產(chǎn)品致提出肆了更途高的頭要求府，從數(shù)而對蠶系統(tǒng)全的集博成度傭不斷墓提出館更高裹的要外求。翻同時浴，設(shè)寇計的庫速度替也成臺了一吉個產(chǎn)鍋品能位否成懶功的辟關(guān)鍵缸因素收，這獅促使ED道A工具扣和IP核應急用更歷為廣昨泛。（4）高翁性能端的ED蕩A工具路得到屠長足掀的發(fā)剃展，毒其自鍬動化貫和智抱能化涌程度臣不斷族提高鳴，為犬嵌入漿式系躍統(tǒng)設(shè)來計提眨供了塑功能半強大遇的開慨發(fā)環(huán)籠境。（5）計脆算機記硬件科平臺義性能踩大幅團度提宵高，而為復霸雜的So梳C設(shè)計撲提供裂了物趴理基之礎(chǔ)。思考杯題1-寧1刻E牌DA技術(shù)勿與AS體IC設(shè)計首和FP晚GA開發(fā)悶有什瘦么關(guān)恨系？FP植GA在AS夾IC設(shè)計桶中有榆什么架用途饅？1-墾2與軟冷件描屢述語本言相單比，VH脅DL有什希么特溉點？1-鋒3什么吩是綜惡合？蚊有哪贈些類迎型？畫綜合汁在電威子設(shè)診計自攪動化分中的返地位策是什切么？1-刪4在ED壞A技術(shù)斷中，倍自頂佳向下肉的設(shè)垮計方推法的斜重要各意義晚是什怕么？1-