數(shù)字邏輯知到章節(jié)答案智慧樹2023年江西理工大學

數(shù)字邏輯知到章節(jié)測試答案智慧樹2023年最新江西理工大學第一章測試

四位二進制數(shù)的最大數(shù)是（）。

參考答案:

1111

將數(shù)1101.11B轉換為十六進制數(shù)為（）。

參考答案:

D.CH

十數(shù)制數(shù)2006.375轉換為二進制數(shù)是（）。

參考答案:

11111010110.011

將十進制數(shù)130轉換為對應的八進制數(shù)（）。

參考答案:

202

四位二進制數(shù)0111加上0011等于1010。（）

參考答案:

對

16進制數(shù)2B等于10進制數(shù)（）。

參考答案:

43

16進制數(shù)3.2等于2進制數(shù)（）。

參考答案:

11.001

十進制數(shù)9比十六進制數(shù)9小。（）

參考答案:

錯

與八進制數(shù)(47.3)8等值的數(shù)為（）

參考答案:

(100111.011)2;(27.6)16

有符號數(shù)10100101的補碼是（）。

參考答案:

11011011

[X]補＋[Y]補=（）。

參考答案:

[X＋Y]補

十進制數(shù)7的余3碼是（）。

參考答案:

1010

以下代碼中為無權碼的為（）。

參考答案:

余三碼;格雷碼

格雷碼具有任何相鄰碼只有一位碼元不同的特性。（）

參考答案:

對

第二章測試

邏輯函數(shù)的表示方法中具有唯一性的是（）。

參考答案:

卡諾圖;真值表

在何種輸入情況下，“與非”運算的結果是邏輯0。（）

參考答案:

全部輸入是1

邏輯變量的取值１和０可以表示（）。

參考答案:

電位的高、低;真與假;開關的閉合、斷開;電流的有、無

A’+B’等于（）。

參考答案:

(AB)’

以下表達式中符合邏輯運算法則的是（）。

參考答案:

A+1=1

邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。（）

參考答案:

對

求Y=A（B+C）+CD的對偶式是（）。

參考答案:

(A+BC)(C+D)

已知邏輯函數(shù)Y的波形圖如下圖，該邏輯函數(shù)式是Y=（）。

參考答案:

A’BC+AB’C+ABC’

任意函數(shù)的全體最大項之積為1。（）

參考答案:

錯

下列哪些項屬于函數(shù)Y(A、B、C、D)=(A’B+C)’D+AB’C’的最小項（）。

參考答案:

m8;m1;m13;m9

公式法化簡F=（（A+B+C’)’C’D)’+(B+C’)(AB’D+B’C’)=（）。

參考答案:

1

用邏輯函數(shù)卡諾圖化簡中,四個相鄰項可合并為一項,它能（）。

參考答案:

消去2個表現(xiàn)形式不同的變量,保留相同變量

化簡下列函數(shù)Y=AB’C’+ABC+A’B’C+A’BC’，給定約束條件為A’B’C’+A’BC=0。化簡后Y=（）。

參考答案:

A’+B’C’+BC

用卡洛圖化簡函數(shù)Y=ABC+ABD+C’D’+AB’C+A’CD’+AC’D得到最簡函數(shù)式Y=（）。

參考答案:

A+D’

第三章測試

大規(guī)模集成電路LSI的門電路數(shù)量在10到10000個。（）

參考答案:

錯

數(shù)字電路可分為分立元件邏輯門電路和集成邏輯門電路。（）

參考答案:

對

正邏輯的或門電路變成負邏輯后是與門電路。（）

參考答案:

對

下列哪些幅圖可以作為非門使用（）。

參考答案:

;;;

下圖電路，VD1和VD2為硅二極管，導通壓降為0.7V，B端接地，A接5V時，UO=（）。

（）

參考答案:

0.7V

第四章測試

數(shù)字電路分為組合邏輯電路和時序邏輯電路。（）

參考答案:

對

分析下圖電路，它的邏輯功能是（）。

（）

參考答案:

全加器，A、B是加數(shù)，C是低位進位位，Y1是和，Y2是高位進位位。

某物料傳送系統(tǒng)示意圖如上圖所示，系統(tǒng)由A、B、C三臺電動機拖動，為防止物料堆積，規(guī)定只有C開機時B才可開機，只有B開機時A才可開機，否則應給出報警信號。設A、B、C開機時狀態(tài)信號為1。試設計產(chǎn)生報警信號的邏輯電路表達式是（）。

參考答案:

L=AB’+BC’

用十六進制代碼來表示某一信息的過程就是編碼。（）

參考答案:

錯

3線-8線譯碼器電路是三-八進制譯碼器。（）

參考答案:

錯

二—十進制編碼器74HC147有（）個輸出。

參考答案:

4

下圖中，要想74HC138（1）的Y5’輸出為0，那么D3D2D1D0=（）。

（）

參考答案:

0101

74HC138是3線-8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出Y7’Y6’Y5’Y4’Y3’Y2’Y1’Y0’應為（）。

參考答案:

10111111

共陽極接法的數(shù)碼管，段碼接高電平數(shù)碼管內(nèi)發(fā)光二極管點亮。（）

參考答案:

錯

能驅動七段數(shù)碼管顯示的譯碼器是（）。

參考答案:

74LS48

下圖是用74HC138和門電路構成的邏輯電路圖，試分析Y1與A、B、C的邏輯關系。

（）

參考答案:

Y1=AC

一個16選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。

參考答案:

4

分析下圖電路，寫出輸出Z的邏輯函數(shù)式。74HC151是8選1數(shù)據(jù)選擇器。Z=（）。

（）

參考答案:

DC’B’A’+DC’B’A+C’BA’+DCB’A’+DCB’A+D’CBA’

在下列邏輯電路中，不是組合邏輯電路的是（）。

參考答案:

寄存器

第五章測試

觸發(fā)器按觸發(fā)方式可分為電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器。（）

參考答案:

對

由與非門組成的SR鎖存器，SD’=0，RD’=1，Q=（）。

參考答案:

1

一個觸發(fā)器可記錄一位二進制代碼，它有（）個穩(wěn)態(tài)。

參考答案:

2

同步RS觸發(fā)器在CLK＝1期間，輸出狀態(tài)隨輸入信號S、R的變化而多次翻轉，即存在空翻現(xiàn)象，降低電路的抗干擾能力。

（）

參考答案:

對

欲使D觸發(fā)器按Q*=Q’工作，應使輸入D=（）。

參考答案:

Q’

主從RS觸發(fā)器在CLK＝1期間，主觸發(fā)器的輸出仍會隨輸入的變化而變化，但不存在不確定狀態(tài)。（）

參考答案:

錯

主從JK觸發(fā)器是上升沿觸發(fā)。（）

參考答案:

錯

下列觸發(fā)器中，（）抗干擾能力最強。

參考答案:

邊沿觸發(fā)器

下列觸發(fā)器中，克服了空翻現(xiàn)象的有（）。

參考答案:

邊沿D觸發(fā)器;主從JK觸發(fā)器;主從RS觸發(fā)器

下列哪種觸發(fā)器已經(jīng)不存在約束條件？（）

參考答案:

脈沖JK觸發(fā)器

JK觸發(fā)器的特性方程為Q*=KQ’+J’Q。（）

參考答案:

錯

欲使JK觸發(fā)器按Q*=Q工作，可使JK觸發(fā)器的輸入端（）。

參考答案:

J=0,K=Q’

欲使JK觸發(fā)器按Q*=1工作，可使JK觸發(fā)器的輸入端（）。

參考答案:

J=K=Q’

ABQ*說明00Q保持010置0101置111Q’翻轉

已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達式為（）。

參考答案:

Q*=AQ’+B’Q

第六章測試

異步時序邏輯電路的所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生。（）

參考答案:

錯

時序邏輯電路的功能描述方法有邏輯方程組、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖、邏輯圖。（）

參考答案:

對

下圖時序邏輯電路的驅動方程是D1=Q3’，D2=Q1，D3=Q1+Q2。

（）

參考答案:

錯

寫出下圖的驅動方程（）。

（）

參考答案:

J0=K0=1,J1=K1=Q0

寫出下圖的輸出方程

（）

參考答案:

Y=Q0Q1

關于下面邏輯電路圖，哪一種說法是正確的。

（）

參考答案:

5進制加法計數(shù)器

N個觸發(fā)器可以構成能寄存（）位二進制數(shù)碼的寄存器。

參考答案:

N

74LS194是典型的四位TTL型集成雙向移位寄存器芯片，具有左移和右移、并行輸入、保持數(shù)據(jù)和清除數(shù)據(jù)等功能。（）

參考答案:

對

一個四位二進制加法計數(shù)器的起始值為1001,經(jīng)過100個時鐘脈沖后的值為（）。

參考答案:

1111

74LS161具有同步清零和同步置數(shù)功能。（）

參考答案:

錯

三位一進制減法計數(shù)器的初始狀態(tài)為101,四個CP脈沖后它的狀態(tài)為（）

參考答案:

001

下列哪個芯片是十進制計數(shù)器？（）

參考答案:

74LS190

看下面波形圖屬于哪一類計數(shù)器。

（）

參考答案:

異步二進制減法計數(shù)器

下圖邏輯電路由計數(shù)器161和門電路組合而成，Cr是置零端，低電平有效；LD是置數(shù)端，低電平有