電子設(shè)計自動化(eda)期末考試試題及答案

任課教師教研室主任簽名教學(xué)院長簽名成績統(tǒng)計表題號 .二三四五六七八合計得分閱卷人考生姓名： 學(xué)號 專業(yè)班級一、判斷題（0分）（）適配器的功能是將綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中，產(chǎn)生最終的下載文件（）（）硬提供設(shè)計的最終階段產(chǎn)品：掩模。（）（） 的一個由個宏單元的陣列組成。（）（）是基于查找表結(jié)構(gòu)的器件。（）（）在II中，工作文件夾允許是根目錄。（） 中，‘‘，’‘，’Z‘W可以綜合。（）（）在 語句中允許有相同選擇值的條件句出現(xiàn)。（）（）在 中常量具有全局性。（）（）在 中變量可在結(jié)構(gòu)體和進(jìn)程中定義和使用。（）（）在進(jìn)程中同一信號有多個賦值源，實際完成賦值的是最接近的信號。（）二、簡答題（分）1簡述 的設(shè)計流程。（分）2、在 中端口模式有那幾種？并說明數(shù)據(jù)流動方向。（分）、簡述一般狀態(tài)機的結(jié)構(gòu)及各部分的作用。（分）三、改錯；找到5處錯誤并改正(10分)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCNT4ISPORT(CLK:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0))END;ARCHITECTUREbhvOFCNTISSIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLKTHENQ1<=Q1+1;ENDPROCESS;Q<=Q1;ENDbhv;四、設(shè)計，要求寫出完整的vhdl代碼。(65分)i 位硬件加法器，要求有進(jìn)位輸入和進(jìn)位輸出。(分)2七段數(shù)碼管譯碼顯示電路設(shè)計（數(shù)碼管共陽極接法）l分）要求輸入 碼，輸出驅(qū)動數(shù)碼管顯示到日d3、十進(jìn)制加法計數(shù)器，要求有復(fù)位功能。（13分）4、上升沿觸發(fā)的觸發(fā)器，要求用三種方式描述，實體可只寫一個。（15分）5、有一自動售飲料機，每次可投入5角或1元硬幣。投入1元5角后自動給出1杯飲料；投入2元，給出1杯飲料并找出5角硬幣。每次給出飲料后系統(tǒng)復(fù)位。用狀態(tài)機完成此電路的vhdl設(shè)計。（10分）一、判斷題（分）（）適配器的功能是將綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中，產(chǎn)生最終的下載文件（J）（）硬I提供設(shè)計的最終階段產(chǎn)品：掩模。（J）（） 的一個由個宏單元的陣列組成。（J）（）F是基于查找表結(jié)構(gòu)的器件。（J）（）在URTUI中，工作文件夾允許是根目錄。義（）T0中,‘‘，‘‘，'，'，可以綜合。（義）（）在 語句中允許有相同選擇值的條件句出現(xiàn)。（義）（）在 中常量具有全局性。（J）（）在 中變量可在結(jié)構(gòu)體和進(jìn)程中定義和使用。（義）（）在進(jìn)程中同一信號有多個賦值源，實際完成賦值的是最接近的信號。（J）二、簡答題（分）i簡述 的設(shè)計流程。（分）設(shè)計輸入（分）綜合（分）布線布局（適配）（分）仿真（分）下載和硬件測試（分）2、在 中端口模式有那幾種？并說明數(shù)據(jù)流動方向。（分）“IN”單向只讀模式，數(shù)據(jù)只能通過此端口被讀入實體（分）“OUT”單向輸出模式，數(shù)據(jù)通過此端口向?qū)嶓w外流出（分）“INOUT”輸入輸出雙向端口（分）“BUFFER”與上一模式類似，但輸入時，只允許內(nèi)部回讀輸出的信號（分）3簡述一般狀態(tài)機的結(jié)構(gòu)及各部分的作用。（分）說明部分定義一枚舉類型，元素為狀態(tài)機的狀態(tài)名，狀態(tài)變量為信號，數(shù)據(jù)類型為該枚舉類型（分）主控時序進(jìn)程負(fù)責(zé)狀態(tài)機運轉(zhuǎn)和在時鐘驅(qū)動下負(fù)責(zé)狀態(tài)轉(zhuǎn)換的進(jìn)程（ 分）主控組合進(jìn)程根據(jù)外部輸入的控制信號和當(dāng)前狀態(tài)值確定下一狀態(tài)取向，以及確定輸出控制信號的內(nèi)容（分）輔助進(jìn)程配合狀態(tài)機工作的組合或時序進(jìn)程（分）三、改錯；找到5處錯誤并改正（10分）LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STDLOGICUNSIGNED.ALL;ENTITYCNT4ISPORT（CLK:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR（3DOWNTO0））_;.END;ARCHITECTUREbhvOFCNT4ISSIGNALQ1:STD_LOGIC_VECTOR（3DOWNTO0）;BEGINPROCESS（CLK）BEGINIFCLK'EVENTANDCLK='1'THENQ1<=Q1+1;ENDIF;ENDPROCESS;Q<=Q1;ENDbhv;每個2分四、設(shè)計，要求寫出完整的vhdl代碼。（65分）1 位硬件加法器，要求有進(jìn)位輸入和進(jìn)位輸出。（分）實體正確分，能完成加法分，進(jìn)位正確分2七段數(shù)碼管譯碼顯示電路設(shè)計（數(shù)碼管共陽極接法）（分）要求輸入 碼，輸出驅(qū)動數(shù)碼管顯示到

實體分，結(jié)構(gòu)體格式正確分，語句正確分，譯碼正確分實體分，結(jié)構(gòu)體格式正確分，語句正確分，譯碼正確分3、十進(jìn)制加法計數(shù)器，要求有復(fù)位功能。（13分）實體分，結(jié)構(gòu)體格式正確分，能完成計數(shù)分，能復(fù)位分4、上升沿觸發(fā)的觸發(fā)器，要求用三種方式描述，實體可只寫一個。（15分）每一個分。5、有一自動售飲料機，每次可投入5角或1元硬幣。投入1元5角后自動給出1杯飲料；投入2元，給出1杯飲料并找出5角硬幣。每次給出飲料后系統(tǒng)復(fù)位。用狀態(tài)機完成此電路的vhdl設(shè)計。(10分)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYYLJISPORT(T5,T10:INSTD_LOGIC;CLK:INSTD_LOGIC;LY:OUTSTD_LOGIC;QIAN:OUTSTD_LOGIC;);END;ARCHITECTUREbehavOFYLJISTYPEstatesIS(st0,st1,st2);SIGNALcurrent_state,next_state;SIGNALT:BEGINREG:PROCESS(CLK)BEGINT<=T10&T5;IF(CLK'EVENTANDCLK=T)THENcurrent_state<=next_state;ENDIF;ENDPROCESSREG;COM:PROCESS(current_state,T)BEGINCASEcurrent_stateISWHENst0=>IFT="00”THENnext_state<=st0;LY<='0';QIAN<='0’；ELSIFT="01”THENnext_state<=st1;LY<=’0';QIAN<='0’；ELSIFT="10”THENnext_state<=st2;LY<=’0';QIAN<='0’；EDNIF;WHENst1=>IFT="00”THENnext_state<=st1;LY<='0';QIAN<='0’；ELSIFT="01”THENnext_state<=st2;LY<=’0';QIAN<='0’；ELSIFT="10”THENnext_state<=st0;LY<=’1';QIAN<='0’；EDNIF;WHENst2=>;IFT="00”THENnext_state<=st2;LY<='0';QIAN<='0’；ELSIFT="01”THENnext_state<=st0;LY<=’1';QIAN<='0’；ELSIF