實驗三人多數(shù)表決電路設計非電

實驗三人多數(shù)表決電路設計非電1第一頁，共十五頁，編輯于2023年，星期二組合邏輯電路的設計非電專業(yè)2第二頁，共十五頁，編輯于2023年，星期二一、實驗目的1．掌握組合邏輯電路的設計方法。2．熟悉集成組件的外型結構、型號、管腳序號和功能。

3第三頁，共十五頁，編輯于2023年，星期二二、實驗原理1．使用中、小規(guī)模集成電路來設計組合電路是最常見的邏輯電路設計方法。設計組合電路的一般步驟如圖所示。4第四頁，共十五頁，編輯于2023年，星期二2．組合邏輯電路的設計目的：根據(jù)實際要求,畫出實際電路圖步驟：①根據(jù)對邏輯功能要求，列真值表②由真值表寫出邏輯表達式③根據(jù)要求化簡和變換邏輯函數(shù)表達式④根據(jù)要求畫出邏輯圖⑤芯片選擇，接成實物⑥分析并比較設計的優(yōu)劣設計目標：電路簡單，所用器件最少,可靠性好等.5第五頁，共十五頁，編輯于2023年，星期二題目：設計一個三人表決電路，結果按“少數(shù)服從多數(shù)”的原則決定。要求：方法（1）：只用74LS00，74LS20實現(xiàn)。（SSI設計）方法（2）：用74LS138和74LS20實現(xiàn)。（MSI設計）。6第六頁，共十五頁，編輯于2023年，星期二列出真值表如右表所示。輸入輸出ABCL00000010010001111000101111011111分析：①設A、B、C：三人的意見。同意為邏輯“1”；不同意為邏輯“0”L：表決結果。事情通過為邏輯“1”；沒通過為邏輯“0”②由真值表寫出邏輯表達式：方法一（用SSI設計）：（用74LS00，74LS20）7第七頁，共十五頁，編輯于2023年，星期二③用卡諾圖進行化簡。

1011

010010ABCL1111④畫出邏輯圖。圖三人多數(shù)表決器邏輯圖⑤選擇芯片并連接。TTL:與門：74LS00或門：74LS208第八頁，共十五頁，編輯于2023年，星期二方法二（用譯碼器138和與非門設計）：7413812345678161514131211109引腳圖&741389第九頁，共十五頁，編輯于2023年，星期二用數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路例1：試用8選1數(shù)據(jù)選擇器74151實現(xiàn)邏輯函數(shù)

解：2．將輸入變量接至數(shù)據(jù)選擇器的地址輸入端，即A=A2，B=A1，C=A0。輸出變量接至數(shù)據(jù)選擇器的輸出端，即L=Y。將邏輯函數(shù)L的最小項表達式與74151的功能表相比較，顯然，L式中出現(xiàn)的最小項，對應的數(shù)據(jù)輸入端應接1，L式中沒出現(xiàn)的最小項，對應的數(shù)據(jù)輸入端應接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。

YAD3474151G7DDDD162DY1DD02A5A0ABCL01圖例２邏輯圖10第十頁，共十五頁，編輯于2023年，星期二比較：結論:MSI設計優(yōu)于SSI設計的。電路形式需芯片個數(shù)接線可靠性對芯片功能的理解要求SSI設計復雜多多一般低MSI設計比SSI簡單少少優(yōu)于SSI較高11第十一頁，共十五頁，編輯于2023年，星期二三、實驗設備與器件

1、＋5V直流電源；2、邏輯電平開關；3、邏輯電平顯示器；4、74LS00、74LS20、74LS138。12第十二頁，共十五頁，編輯于2023年，星期二四、實驗內容設計一個三人表決電路，結果按“少數(shù)服從多數(shù)”的原則決定。。

（1）表決器贊成為1，不贊成為0，超過三分之二贊成通過輸出為1，否則輸出為0。要求一：用74LS00和74LS20與非實現(xiàn)；要求二：用74LS138和74LS20實現(xiàn)。（2）寫出設計過程，畫出邏輯電路圖請老師檢查。（3）在數(shù)字實驗板上進行驗證。13第十三頁，共十五頁，編輯于2023年，星期二五、注意事項

如果結果不正確，可按如下步驟檢查電路：

（1）先檢查芯片上的“電源”和“地”是否接對；有沒有電壓，用萬用表測量。（2）芯片和導線是否完全插入實驗板中；（3）所搭電路的連線是否正確；（4）檢查每一根導線是否導通；（5）芯片是否出現(xiàn)故障。接電路時，要斷開電源；接好電路，確認無誤通電；做完實驗后，關掉電源，再拆電路。14第十四頁，共十五頁，編輯于2023年，星期二若上題要求①用其它門電路的芯片，該怎樣實現(xiàn)？（SSI設計）