第組合邏輯電路演示文稿

第組合邏輯電路演示文稿當(dāng)前第1頁\共有92頁\編于星期六\18點(diǎn)優(yōu)選第組合邏輯電路當(dāng)前第2頁\共有92頁\編于星期六\18點(diǎn)內(nèi)容提要1.組合邏輯電路的分析與設(shè)計(jì)2.常用的組合邏輯電路加法器與數(shù)值比較器編碼器譯碼器數(shù)據(jù)選擇器與數(shù)據(jù)分配器3.組合邏輯電路的競爭-冒險(xiǎn)現(xiàn)象當(dāng)前第3頁\共有92頁\編于星期六\18點(diǎn)5.4組合邏輯電路的分析與設(shè)計(jì)5.4.1組合邏輯電路的特點(diǎn)電路任一時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻前的電路輸入狀態(tài)無關(guān)。

組合電路就是由門電路組合而成，電路中沒有記憶單元，門電路是組合邏輯電路中的基本元件。每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：Y1=f1（A1、A2、…、An）Y2=f2（A1、A2、…、An）

……Ym=fm（A1、A2、…、An）

組合邏輯電路A1Y1A2AnY2Ym......組合邏輯電路框圖當(dāng)前第4頁\共有92頁\編于星期六\18點(diǎn)5.4.2組合邏輯電路分析主要任務(wù)：確定給出的邏輯圖實(shí)現(xiàn)的邏輯功能。寫出電路的輸出邏輯表達(dá)式，并用真值表直觀地表示電路的邏輯功能。分析的一般過程：（1）用邏輯變量標(biāo)記各級門的輸出；（2）逐級寫出輸出邏輯表達(dá)式；（3）化簡表達(dá)式為最簡形式（4）列出真值表，并說明電路的邏輯功能。當(dāng)前第5頁\共有92頁\編于星期六\18點(diǎn)案例之一邏輯圖邏輯表達(dá)式

1

1最簡與或表達(dá)式化簡

2

2從輸入到輸出逐級寫出當(dāng)前第6頁\共有92頁\編于星期六\18點(diǎn)最簡與或表達(dá)式

3真值表

3

4電路的邏輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出F為1，否則輸出F為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。

4當(dāng)前第7頁\共有92頁\編于星期六\18點(diǎn)邏輯圖邏輯表達(dá)式最簡與或表達(dá)式案例之二當(dāng)前第8頁\共有92頁\編于星期六\18點(diǎn)真值表用與非門實(shí)現(xiàn)電路的輸出F只與輸入A、B有關(guān)，而與輸入C無關(guān)。F和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，F(xiàn)=1；A、B全為1時(shí)，F(xiàn)=0。所以F和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能當(dāng)前第9頁\共有92頁\編于星期六\18點(diǎn)邏輯圖邏輯表達(dá)式最簡與或表達(dá)式案例之三當(dāng)前第10頁\共有92頁\編于星期六\18點(diǎn)真值表電路的邏輯功能由真值表可知，當(dāng)3個(gè)輸入變量A、B、C取值一致時(shí)，輸出F=1，否則輸出F=0

。所以這個(gè)電路可以判斷3個(gè)輸入變量的取值是否一致，故稱為判一致電路。當(dāng)前第11頁\共有92頁\編于星期六\18點(diǎn)邏輯圖邏輯表達(dá)式最簡與或表達(dá)式練一練當(dāng)前第12頁\共有92頁\編于星期六\18點(diǎn)真值表電路的邏輯功能由真值表可知，當(dāng)3個(gè)輸入變量A、B、C表示的二進(jìn)制數(shù)小于或等于2時(shí)，F(xiàn)1=1；當(dāng)這個(gè)二進(jìn)制數(shù)在4和6之間時(shí)，F(xiàn)2=1；而當(dāng)這個(gè)二進(jìn)制數(shù)等于3或等于7時(shí)F1和F2都為1。因此，這個(gè)邏輯電路可以用來判別輸入的3位二進(jìn)制數(shù)數(shù)值的范圍。當(dāng)前第13頁\共有92頁\編于星期六\18點(diǎn)組合邏輯電路分析步驟小結(jié)

組合邏輯電路的分析組合邏輯電路邏輯表達(dá)式最簡表達(dá)式真值表邏輯功能給定邏輯電路確定邏輯功能實(shí)踐應(yīng)用總結(jié)當(dāng)前第14頁\共有92頁\編于星期六\18點(diǎn)思考：反其道而行之……當(dāng)前第15頁\共有92頁\編于星期六\18點(diǎn)組合邏輯電路的設(shè)計(jì)根據(jù)給定的邏輯問題，設(shè)計(jì)出能實(shí)現(xiàn)其邏輯功能的邏輯電路。用小規(guī)模集成電路設(shè)計(jì)組合邏輯電路，最后的要求是畫出實(shí)現(xiàn)邏輯功能的邏輯圖，盡量做到使用的芯片最少，連線最少。實(shí)際邏輯問題邏輯真值表邏輯表達(dá)式化簡并根據(jù)提供的器件變換表達(dá)式邏輯電路圖組合邏輯電路設(shè)計(jì)步驟

當(dāng)前第16頁\共有92頁\編于星期六\18點(diǎn)組合邏輯電路一般設(shè)計(jì)步驟：（1）分析設(shè)計(jì)任務(wù)，確定輸入變量，輸出變量，找到輸出與輸入之間的因果關(guān)系；（2）列真值表：將輸出和輸入之間的關(guān)系列成真值表。（3）由真值表寫出邏輯表達(dá)式；（4）求最簡邏輯表達(dá)式：用代數(shù)法或卡諾圖法化簡邏輯函數(shù)，求出最簡邏輯函數(shù)表達(dá)式；（5）畫邏輯圖：根據(jù)最簡邏輯函數(shù)表達(dá)式，畫出邏輯圖。當(dāng)前第17頁\共有92頁\編于星期六\18點(diǎn)案例之一交通燈故障監(jiān)測邏輯電路的設(shè)計(jì)。紅燈R黃燈Y綠燈G單獨(dú)亮正常黃、綠同時(shí)亮正常其它情況不正常設(shè)：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。RYGZ000100100100011010001011110111111、列真值表當(dāng)前第18頁\共有92頁\編于星期六\18點(diǎn)案例之一（續(xù)）2、卡諾圖化簡RGRY3、寫最簡邏輯式Z=RYG+RG+RY當(dāng)前第19頁\共有92頁\編于星期六\18點(diǎn)案例之一（續(xù)）4、畫邏輯電路根據(jù)表達(dá)式&111&&RGYZ>1（更上一層樓）思考：若要求用與非門構(gòu)成邏輯電路，如何設(shè)計(jì)呢？當(dāng)前第20頁\共有92頁\編于星期六\18點(diǎn)案例之一（續(xù)）RGY&111&&&Z當(dāng)前第21頁\共有92頁\編于星期六\18點(diǎn)案例之二設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。當(dāng)前第22頁\共有92頁\編于星期六\18點(diǎn)案例之二（續(xù)）解：

設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為F。并設(shè)開關(guān)A、B擲向上方時(shí)為1，擲向下方時(shí)為0；燈亮?xí)rF為1，燈滅時(shí)F為0。根據(jù)邏輯要求列出真值表。當(dāng)前第23頁\共有92頁\編于星期六\18點(diǎn)案例之二（續(xù)）用與非門實(shí)現(xiàn)用同或門實(shí)現(xiàn)當(dāng)前第24頁\共有92頁\編于星期六\18點(diǎn)條件：旅客列車按發(fā)車的優(yōu)先級別依次分為特快、直快和普客3種，若有多列列車同時(shí)發(fā)出發(fā)車的請求，則只允許其中優(yōu)先級別最高的列車發(fā)車。設(shè)計(jì)：一個(gè)優(yōu)先發(fā)車的排隊(duì)邏輯電路。解：設(shè)輸入變量為A、B、C，分別代表特快、直快和普客3種列車，有發(fā)車請求時(shí)其值為1，無發(fā)車請求時(shí)其值為0。輸出發(fā)車信號分別用紅F1、黃F2、綠F3表示，F(xiàn)1=1表示允許特快列車發(fā)車，F(xiàn)2=1表示允許直快列車發(fā)車，F(xiàn)3=1表示允許普客列車發(fā)車。根據(jù)3種列車發(fā)車的優(yōu)先級別，可列出該優(yōu)先發(fā)車的排隊(duì)邏輯電路的真值表。案例之三當(dāng)前第25頁\共有92頁\編于星期六\18點(diǎn)特快直快普客ABC紅黃綠F1F2F3000001010011100101110111000001010010100100100100案例之三（續(xù)）ACB1111&&F3F2F1當(dāng)前第26頁\共有92頁\編于星期六\18點(diǎn)練習(xí)試為某水壩設(shè)計(jì)一個(gè)水位報(bào)警控制器,設(shè)水位高度用四位二進(jìn)制數(shù)提供。當(dāng)水位上升到8米時(shí)，白指示燈開始亮；當(dāng)水位上升到10米時(shí)，黃指示燈開始亮；當(dāng)水位上升到12米時(shí)，紅指示燈開始亮；水位不可能上升到14米，且同一時(shí)刻只有一個(gè)指示燈亮。試用或非門設(shè)計(jì)此報(bào)警器的控制電路。當(dāng)前第27頁\共有92頁\編于星期六\18點(diǎn)1、半加器5.5.1加法器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。加數(shù)本位的和向高位的進(jìn)位5.5常用的組合邏輯電路當(dāng)前第28頁\共有92頁\編于星期六\18點(diǎn)2、全加器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai、Bi：加數(shù)，Ci-1：低位來的進(jìn)位，Si：本位的和，Ci：向高位的進(jìn)位。當(dāng)前第29頁\共有92頁\編于星期六\18點(diǎn)全加器的邏輯圖和邏輯符號當(dāng)前第30頁\共有92頁\編于星期六\18點(diǎn)舉例：設(shè)計(jì)一個(gè)一位全減器①列真值表。全減器有三個(gè)輸入變量：被減數(shù)An、減數(shù)Bn、低位向本位的借位Cn；有兩個(gè)輸出變量：本位差Dn、本位向高位的借位Cn+1，其框圖如圖所示。AnBnCnCn+1

Dn0000010100111001011101110011111001000011全減器真值表

（選用非門、異或門、與或非門三種器件）當(dāng)前第31頁\共有92頁\編于星期六\18點(diǎn)DnCn+1（選用非門、異或門、與或非門三種器件）當(dāng)前第32頁\共有92頁\編于星期六\18點(diǎn)思考：當(dāng)用異或門實(shí)現(xiàn)電路時(shí)，應(yīng)當(dāng)如何實(shí)現(xiàn)？當(dāng)前第33頁\共有92頁\編于星期六\18點(diǎn)當(dāng)用異或門實(shí)現(xiàn)電路時(shí)，寫出相應(yīng)的函數(shù)式為其中為Dn和Cn+1的公共項(xiàng)。當(dāng)前第34頁\共有92頁\編于星期六\18點(diǎn)當(dāng)前第35頁\共有92頁\編于星期六\18點(diǎn)3.多位加法器構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。低位全加器產(chǎn)生進(jìn)位之后，相鄰高一位的全加器才能相加。如圖所示，用4個(gè)全加器接成4位加法器。這種結(jié)構(gòu)開式的加法器稱作串行進(jìn)位加法器（行波進(jìn)位加法器）串行進(jìn)位加法器特點(diǎn)：進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。當(dāng)前第36頁\共有92頁\編于星期六\18點(diǎn)為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位的進(jìn)位送來后才形成，這種結(jié)構(gòu)的多位數(shù)加法器稱為超前進(jìn)位加法器。四位二進(jìn)制加法器T1283（超前進(jìn)位加法器）當(dāng)前第37頁\共有92頁\編于星期六\18點(diǎn)例試采用四位全加器完成8421BCD碼到余3代碼的轉(zhuǎn)換。解由于8421BCD碼加0011即為余3代碼，所以其轉(zhuǎn)換電路就是一個(gè)加法電路，如圖所示。用全加器構(gòu)成8421BCD碼到余3代碼的轉(zhuǎn)換電路當(dāng)前第38頁\共有92頁\編于星期六\18點(diǎn)5.5.2編碼器編碼——將特定的邏輯信號編為一組二進(jìn)制代碼。

能夠?qū)崿F(xiàn)編碼功能的邏輯部件稱為編碼器。一般而言，M個(gè)不同的信號，至少需要n位二進(jìn)制數(shù)編碼。

M和n之間滿足下列關(guān)系:2n≥M

當(dāng)前第39頁\共有92頁\編于星期六\18點(diǎn)1二進(jìn)制編碼器3位二進(jìn)制編碼器有8個(gè)輸入端，3個(gè)輸出端，所以常稱為8線—3線編碼器，其功能真值表見下表：（輸入為高電平有效）0000010100111001011101111000000001000000001000000001000000001000000001000000001000000001

I1

I2

I3

I4

I5

I6

I7

I0

F2F1F0真值表當(dāng)前第40頁\共有92頁\編于星期六\18點(diǎn)邏輯表達(dá)式邏輯圖當(dāng)前第41頁\共有92頁\編于星期六\18點(diǎn)當(dāng)前第42頁\共有92頁\編于星期六\18點(diǎn)2二－十進(jìn)制編碼器將十進(jìn)制數(shù)0、1、2、3、4、5、6、7、8、9等10個(gè)信號編成二進(jìn)制代碼的電路叫做二—十進(jìn)制編碼器。它的輸入是代表0-9這10個(gè)數(shù)符的狀態(tài)信號，有效信號為1(即某信號為1時(shí)，則表示要對它進(jìn)行編碼)，輸出是相應(yīng)的BCD碼，因此也稱10線—4線編碼器。它和二進(jìn)制編碼器特點(diǎn)一樣，任何時(shí)刻只允許輸入一個(gè)有效信號。

24≥10當(dāng)前第43頁\共有92頁\編于星期六\18點(diǎn)輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼真值表當(dāng)前第44頁\共有92頁\編于星期六\18點(diǎn)邏輯表達(dá)式邏輯圖當(dāng)前第45頁\共有92頁\編于星期六\18點(diǎn)當(dāng)前第46頁\共有92頁\編于星期六\18點(diǎn)3優(yōu)先編碼器74LS148邏輯符號優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上的編碼信號，編碼器對所有的輸入信號規(guī)定了優(yōu)先順序，當(dāng)多個(gè)輸入信號同時(shí)出現(xiàn)時(shí)，只對其中優(yōu)先級最高的一個(gè)進(jìn)行編碼。當(dāng)前第47頁\共有92頁\編于星期六\18點(diǎn)在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真值表當(dāng)前第48頁\共有92頁\編于星期六\18點(diǎn)邏輯表達(dá)式當(dāng)前第49頁\共有92頁\編于星期六\18點(diǎn)邏輯圖8線-3線優(yōu)先編碼器如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。當(dāng)前第50頁\共有92頁\編于星期六\18點(diǎn)當(dāng)前第51頁\共有92頁\編于星期六\18點(diǎn)1二進(jìn)制譯碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。5.5.3譯碼器當(dāng)前第52頁\共有92頁\編于星期六\18點(diǎn)3位二進(jìn)制譯碼器真值表輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號當(dāng)前第53頁\共有92頁\編于星期六\18點(diǎn)邏輯表達(dá)式邏輯圖電路特點(diǎn)：與門組成的陣列當(dāng)前第54頁\共有92頁\編于星期六\18點(diǎn)集成二進(jìn)制譯碼器74LS138當(dāng)前第55頁\共有92頁\編于星期六\18點(diǎn)輸入：自然二進(jìn)制碼輸出：低電平有效74LS138的真值表當(dāng)前第56頁\共有92頁\編于星期六\18點(diǎn)例試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7=用一片74138加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。當(dāng)前第57頁\共有92頁\編于星期六\18點(diǎn)例用3/8線譯碼器74LS138和兩個(gè)與非門實(shí)現(xiàn)全加器。解全加器的函數(shù)表達(dá)式為：將輸入變量Ai、Bi、分別對應(yīng)地接到譯碼器的輸入端A2、A1、A0，由上述邏輯表達(dá)式及74LS138的真值表可得：當(dāng)前第58頁\共有92頁\編于星期六\18點(diǎn)因此得出：接線圖：當(dāng)前第59頁\共有92頁\編于星期六\18點(diǎn)二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。

把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號的電路，稱為二-十進(jìn)制譯碼器。2二-十進(jìn)制譯碼器當(dāng)前第60頁\共有92頁\編于星期六\18點(diǎn)真值表當(dāng)前第61頁\共有92頁\編于星期六\18點(diǎn)邏輯表達(dá)式邏輯圖當(dāng)前第62頁\共有92頁\編于星期六\18點(diǎn)

例某組合邏輯電路的真值表如表所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：寫出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式:當(dāng)前第63頁\共有92頁\編于星期六\18點(diǎn)

用一片74138加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路?？梢?，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。當(dāng)前第64頁\共有92頁\編于星期六\18點(diǎn)3顯示譯碼器

用來驅(qū)動各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。（1）七段數(shù)字顯示器原理當(dāng)前第65頁\共有92頁\編于星期六\18點(diǎn)按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陽極和共陰極兩種。七段顯示譯碼器7448七段顯示譯碼器7448是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。當(dāng)前第66頁\共有92頁\編于星期六\18點(diǎn)當(dāng)前第67頁\共有92頁\編于星期六\18點(diǎn)當(dāng)前第68頁\共有92頁\編于星期六\18點(diǎn)abcdfgabcdefg111111001100001101101e1111011（1—亮0—滅）共陰極接法當(dāng)前第69頁\共有92頁\編于星期六\18點(diǎn)顯示譯碼器真值表真值表僅適用于共陰極LED當(dāng)前第70頁\共有92頁\編于星期六\18點(diǎn)（1）正常譯碼顯示。LT=1，BI/RBO=1時(shí)，對輸入為十進(jìn)制數(shù)l～15的二進(jìn)制碼（0001～1111）進(jìn)行譯碼，產(chǎn)生對應(yīng)的七段顯示碼。（2）滅零。當(dāng)LT=1，而輸入為0的二進(jìn)制碼0000時(shí)，只有當(dāng)RBI=1時(shí)，才產(chǎn)生0的七段顯示碼,如果此時(shí)輸入RBI=0

，則譯碼器的a～g輸出全0，使顯示器全滅；所以RBI稱為滅零輸入端。（3）試燈。當(dāng)LT=0時(shí)，無論輸入怎樣，a～g輸出全1，數(shù)碼管七段全亮。由此可以檢測顯示器七個(gè)發(fā)光段的好壞。LT稱為試燈輸入端。（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。

作輸入使用時(shí)，如果BI=0時(shí)，不管其他輸入端為何值，a～g均輸出0，顯示器全滅。因此BI稱為滅燈輸入端。

（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。

作輸出端使用時(shí)，受控于RBI。當(dāng)RBI=0，輸入為0的二進(jìn)制碼0000時(shí)，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO

又稱為滅零輸出端。當(dāng)前第71頁\共有92頁\編于星期六\18點(diǎn)7448的邏輯功能：（1）正常譯碼顯示。LT=1，BI/RBO=1時(shí)，對輸入為十進(jìn)制數(shù)l～15的二進(jìn)制碼（0001～1111）進(jìn)行譯碼，產(chǎn)生對應(yīng)的七段顯示碼。（2）滅零。當(dāng)LT=1，而輸入為0的二進(jìn)制碼0000時(shí)，只有當(dāng)RBI=1時(shí)，才產(chǎn)生0的七段顯示碼,如果此時(shí)輸入RBI=0

，則譯碼器的a～g輸出全0，使顯示器全滅；所以RBI稱為滅零輸入端。（3）試燈。當(dāng)LT=0時(shí)，無論輸入怎樣，a～g輸出全1，數(shù)碼管七段全亮。由此可以檢測顯示器七個(gè)發(fā)光段的好壞。LT稱為試燈輸入端。（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。

作輸入使用時(shí)，如果BI=0時(shí)，不管其他輸入端為何值，a～g均輸出0，顯示器全滅。因此BI稱為滅燈輸入端。

作輸出端使用時(shí)，受控于RBI。當(dāng)RBI=0，輸入為0的二進(jìn)制碼0000時(shí)，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO

又稱為滅零輸出端。當(dāng)前第72頁\共有92頁\編于星期六\18點(diǎn)5.5.4數(shù)據(jù)選擇器真值表邏輯表達(dá)式地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。4選1數(shù)據(jù)選擇器當(dāng)前第73頁\共有92頁\編于星期六\18點(diǎn)邏輯圖當(dāng)前第74頁\共有92頁\編于星期六\18點(diǎn)集成雙4選1數(shù)據(jù)選擇器74LS153選通控制端S為低電平有效，即S=0時(shí)芯片被選中，處于工作狀態(tài)；S=1時(shí)芯片被禁止，Y≡0。當(dāng)前第75頁\共有92頁\編于星期六\18點(diǎn)集成8選1數(shù)據(jù)選擇器74LS151當(dāng)前第76頁\共有92頁\編于星期六\18點(diǎn)當(dāng)前第77頁\共有92頁\編于星期六\18點(diǎn)例2.

試用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)組合函數(shù)解:當(dāng)前第78頁\共有92頁\編于星期六\18點(diǎn)例3用74LS153設(shè)計(jì)一個(gè)8選1的數(shù)據(jù)選擇器解:分析:8選1，應(yīng)該有8個(gè)數(shù)據(jù)輸入端，3個(gè)地址選擇端，按照數(shù)據(jù)選擇器的表達(dá)式可寫成4選1表達(dá)式如下：用2個(gè)4選1組成一個(gè)8選1：（1）（2）當(dāng)前第79頁\共有92頁\編于星期六\18點(diǎn)（1）（2）將（1）式與（2）式相比較，得出：當(dāng)前第80頁\共有92頁\編于星期六\18點(diǎn)用雙4選1數(shù)據(jù)選擇器接成8選1數(shù)據(jù)選擇器的電路圖當(dāng)前第81頁\共有92頁\編于星期六\18點(diǎn)數(shù)據(jù)選擇器的應(yīng)用例：用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)解：利用數(shù)據(jù)選擇器設(shè)計(jì)其它組合邏輯電路，設(shè)計(jì)方法是：首先把邏輯函數(shù)化成最小項(xiàng)表達(dá)式，然后和數(shù)據(jù)選擇器的邏輯函數(shù)表達(dá)式進(jìn)行比較，求出數(shù)據(jù)選擇器各個(gè)輸入的狀態(tài)即可。四選一數(shù)據(jù)選擇器的邏輯函數(shù)表達(dá)式：當(dāng)前第82頁\共有92頁\編于星期六\18點(diǎn)D0D1D2D3F(A,B,C)經(jīng)過比較“0”BAC“1”D0D1D2D3ENA1A0Y1F(A,B,C)當(dāng)前第83頁\共有92頁\編于星期六\18點(diǎn)例4

分別用8選1數(shù)據(jù)選擇器74LS151和4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)邏輯函數(shù)：解（1）用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)。列出函數(shù)的真值表。將輸入變量A、B、C分別對應(yīng)地接到8選1數(shù)據(jù)選擇器74LS151的3個(gè)地址輸入端A2、A1、A0。對照函數(shù)的真值表和74LS151的真值表可知，將數(shù)據(jù)輸入端D0、D3、D4、D5接高電平1，D1、D2、D6、D7接低電平0即可。當(dāng)前第84頁\共有92頁\編于星期六\18點(diǎn)（2）用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)。以A、B為變量列出函數(shù)的真值表。將輸入變量A、B分別對應(yīng)地接到74LS153的2個(gè)地址輸入端A1、A0。對照函數(shù)的真值表和74LS153的真值表可知，將數(shù)據(jù)輸入端D0接C、D1接C、D2接低電平0、