計(jì)算機(jī)組成原理題庫-第5章題庫

千里之行，始于足下讓知識(shí)帶有溫度。第第2頁/共2頁精品文檔推薦計(jì)算機(jī)組成原理題庫-第5章題庫第5章題庫

1某機(jī)字長32位，存儲(chǔ)容量為1MB，若按字編址，它的尋址范圍是()。

A．0—(1M-1)B．0—1MBC．0—(256K-1)D．0—256KB

2雙端口存儲(chǔ)器所以能高速舉行讀/寫，是由于采納()。

A．高速芯片B．兩套互相自立的讀寫電路C．流水技術(shù)D．新型器件

3在下列幾種存儲(chǔ)器中，CPU可直接拜訪的是（）。

A.主存儲(chǔ)器

B.磁盤

C.磁帶

D.光盤

4在主存和CPU之間增強(qiáng)cache存儲(chǔ)器的目的是()。

A.增強(qiáng)內(nèi)存容量

B.提高內(nèi)存的牢靠性

C.解決CPU與內(nèi)存之間的速度匹配問題

D.增強(qiáng)內(nèi)存容量，同時(shí)加快存取速度

5SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為()。

A．64，16B．16，16C．64，8D．16，64。

6采納虛擬存貯器的主要目的是()。

A．?dāng)U大主存貯器的存貯空間，并能舉行自動(dòng)管理和調(diào)度

B．提高主存貯器的存取速度

C．提高外存貯器的存取速度

D．?dāng)U大外存貯器的存貯空間

7雙端口存儲(chǔ)器在()狀況下會(huì)發(fā)生讀/寫矛盾。

A.左端口與右端口的地址碼不同

B.左、右端口的地址碼相同

C.左、右端口的數(shù)據(jù)碼相同

D.左、右端口的數(shù)據(jù)碼不同

8計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指()。

ARAM存貯器

BROM存貯器

C主存貯器

D主存貯器和外存貯器

9某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是()。

A0—4M

BB0—2MB

C0—(2M-1)

D0—(1M-1)

10某一SRAM芯片，采納地址線與數(shù)據(jù)線分別的方式，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是()。

A23

B25

C50

D19

11以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最

高的是()。

ADRAM

BSRAM

CFLASHROM

DEPROM

12計(jì)算機(jī)中的三級(jí)存儲(chǔ)器結(jié)構(gòu)指的是（）

A寄存器、Cache和輔存

B寄存器、主存和輔存

CCache、主存和輔存

D寄存器、Cache和輔存

13在下列計(jì)算機(jī)的存儲(chǔ)部件中，CPU不能直接拜訪的是（）

A主存儲(chǔ)器

B輔助存儲(chǔ)器

C寄存器

DCache

14存儲(chǔ)器是計(jì)算機(jī)的記憶設(shè)備，它主要用來（）

A存放程序

B存放數(shù)據(jù)

C存放程序和數(shù)據(jù)

D存放微程序

15計(jì)算機(jī)系統(tǒng)中，廣義的存儲(chǔ)系統(tǒng)包括：寄存器、高速緩存器、主存儲(chǔ)器和外存儲(chǔ)器，其存取速度由高到低是（）

A寄存器、Cache、主存儲(chǔ)器、外存儲(chǔ)器

BCache、寄存器、主存儲(chǔ)器、外存儲(chǔ)器

C主存儲(chǔ)器、寄存器、Cache、外存儲(chǔ)器

D外存儲(chǔ)器、主存儲(chǔ)器、Cache、寄存器

16設(shè)有1個(gè)1M×16bit的靜態(tài)RAM芯片，該芯片引腳中地址線和數(shù)據(jù)線的數(shù)目之和為（）

A17

B29

C36

D32

17用1K×8位的存儲(chǔ)芯片來組成1M×16位的存儲(chǔ)器，需要舉行（）

A字?jǐn)U展

B位擴(kuò)展

C字?jǐn)U展和位擴(kuò)展

D不需要擴(kuò)展

18U盤是現(xiàn)代計(jì)算機(jī)常用的一種移動(dòng)存儲(chǔ)設(shè)備，按存儲(chǔ)介質(zhì)分類，它屬于（）

A.半導(dǎo)體存儲(chǔ)器

B.磁表面存儲(chǔ)器

C.磁芯存儲(chǔ)器

D.光盤存儲(chǔ)器

19存儲(chǔ)速度可由存取時(shí)光和存取周期來表示，兩者的關(guān)系是（）

A.存取時(shí)光等于存取周期

B.存取時(shí)光小于存取周期

C.存取時(shí)光大于存取周期

D.無法判定

20動(dòng)態(tài)RAM的刷新是以（）為單位舉行的

A.存儲(chǔ)單元

B.行

C.列

D.存儲(chǔ)矩陣

21RAM芯片字?jǐn)U展時(shí)可以（）

A.增強(qiáng)存儲(chǔ)器字長

B.增強(qiáng)存儲(chǔ)單元數(shù)量

C.提高存儲(chǔ)器的速度

D.降低存儲(chǔ)器的平均價(jià)格

22某機(jī)器字長16位，內(nèi)存按字節(jié)編址，地址從A4000H到CBFFFH，共有（）個(gè)字節(jié)

A.80K

B.96K

C.160K

D.320K

23某機(jī)器字長16位，內(nèi)存按字編址，地址從A4000H到CBFFFH，共有（）個(gè)字節(jié)

A.80K

B.96K

C.160K

D.320K

24容量為64塊的Cache采納組相聯(lián)方式映射，每4塊為一組，若主存容量為4096塊，則主存區(qū)號(hào)（用于Cache是否命中的比較的位數(shù)）為（）位

A.6

B.8

C.12

D.以上都不是

25容量為64塊的Cache采納直接映射，若主存容量為4096塊，則主存區(qū)號(hào)（用于Cache是否命中的比較的位數(shù)）為（）位

A.6

B.8

C.12

D.以上都不是

26容量為64塊的Cache采納全相聯(lián)，若主存容量為4096塊，則主存區(qū)號(hào)（用于Cache是否命中的比較的位數(shù)）為（）位

A.6

B.8

C.12

D.以上都不是

27若內(nèi)存按字節(jié)編址，用存儲(chǔ)容量為32K×8比特的存儲(chǔ)器芯片構(gòu)成地址編號(hào)A0000H至DFFFFH的內(nèi)存空間，則至少需要（）片內(nèi)存芯片

A.4

B.6

C.8

D.10

28若內(nèi)存地址區(qū)間為4000H-43FFH，每個(gè)存儲(chǔ)單元可存儲(chǔ)16位二進(jìn)制數(shù)，該內(nèi)存區(qū)域由4片相同容量的存儲(chǔ)器芯片通過字?jǐn)U展構(gòu)成，則該存儲(chǔ)芯片的規(guī)格為（）

A.512×16bit

B.256×8bit

C.256×16bit

D.1024×8bit

29若內(nèi)存地址區(qū)間為4000H-43FFH，按字節(jié)編址，該內(nèi)存區(qū)域由4片相同容量的存儲(chǔ)器芯片通過字?jǐn)U展構(gòu)成，則該存儲(chǔ)芯片的規(guī)格為（）

A.512×16bit

B.256×8bit

C.256×16bit

D.1024×8bit

30Cache用于存放主存數(shù)據(jù)的部分拷貝，存儲(chǔ)單元地址與Cache單元地址之間的轉(zhuǎn)換方式由（）完成

A.硬件

B.軟件

C.用戶

D.程序員

二、理解計(jì)算題

1、提高CPU和內(nèi)存的傳送速度可用哪幾種途經(jīng)？

2某機(jī)器中，配有四個(gè)16K×8bit的RAM芯片（編號(hào)1號(hào)到4號(hào)），CPU地址線16根，數(shù)據(jù)線8根，讀寫控制R/W(R/W=1為讀控制，R/W=0為寫控制)。每個(gè)RAM芯片有2個(gè)控制端：當(dāng)/CS有效時(shí)，該片選中；當(dāng)/WE=1時(shí)執(zhí)行讀操作，當(dāng)/WE=0時(shí)執(zhí)行寫操作。用挨次存儲(chǔ)方式畫出此CPU與上述RAM芯片的銜接圖，并簡述挨次存儲(chǔ)相比交錯(cuò)存儲(chǔ)的優(yōu)劣勢(shì)。

3某機(jī)器中，配有四個(gè)16K×8bit的RAM芯片（編號(hào)1號(hào)到4號(hào)），CPU地址線16根，數(shù)據(jù)線8根，讀寫控制R/W(R/W=1為讀控制，R/W=0為寫控制)。每個(gè)RAM芯片有2個(gè)控制端：當(dāng)/CS有效時(shí)，該片選中；當(dāng)/WE=1時(shí)執(zhí)行讀操作，當(dāng)/WE=0時(shí)執(zhí)行寫操作。用交錯(cuò)存儲(chǔ)方式畫出此CPU與上述RAM芯片的銜接圖，并簡述交錯(cuò)存儲(chǔ)相比挨次存儲(chǔ)的優(yōu)劣勢(shì)。

4、某動(dòng)態(tài)內(nèi)存具有1024個(gè)記憶單元（32×32的存儲(chǔ)矩陣）的存儲(chǔ)芯片舉行刷新，刷新是按行舉行的，要求每行在2ms以內(nèi)必需刷新一次，內(nèi)存的存取周期為500ns（0.5s），畫出三種內(nèi)存刷新方式的暗示圖，并比較各自特點(diǎn)。

5、某機(jī)器采納模4交錯(cuò)存儲(chǔ)，今執(zhí)行一小段循環(huán)程序(每條都是拜訪內(nèi)存型指令，如MOV[11h],R1等)，此程序放在存儲(chǔ)器的延續(xù)地址單元中,且首地址為0000H。假設(shè)每條指令的執(zhí)行時(shí)光相等（無流水線），均為TE，拜訪內(nèi)存的時(shí)光由寫地址時(shí)光和內(nèi)存讀寫時(shí)光組成，寫地址的時(shí)光是TA，內(nèi)存數(shù)據(jù)讀寫到總線上的時(shí)光是TD，譯碼器譯碼時(shí)光忽視，計(jì)算下面兩種狀況程序執(zhí)行時(shí)光（用TE、TA、TD表達(dá)）。

（1）循環(huán)程序由5條指令組成，重復(fù)執(zhí)行80次。

（2）循環(huán)程序由8條指令組成，重復(fù)執(zhí)行50次。

（3）若TE=TA=TD=1CPU周期，程序（2）相比程序（1）削減多少CPU周期。

6若FPM(迅速頁模式)RAM具有相同的RAS（行地址挑選）和CAS（列地址挑選）時(shí)光，均為2T，內(nèi)存數(shù)據(jù)數(shù)據(jù)傳輸時(shí)光為4T，內(nèi)存規(guī)格為2048×1024×8Bit，若從首地址開頭，延續(xù)拜訪100KB數(shù)據(jù)，計(jì)算FPM內(nèi)存的完成時(shí)光（只需寫出表達(dá)式，不要求計(jì)算結(jié)果）。

7若CDRAM（帶緩存的RAM）具有相同的RAS（行地址挑選）和CAS（列地址挑選）時(shí)光，均為2T，Cache容量為1024×8Bit，內(nèi)存規(guī)格為2048×1024×8Bit，內(nèi)存數(shù)據(jù)傳輸時(shí)光為4T，Cache數(shù)據(jù)傳輸時(shí)光為1T，Cache數(shù)據(jù)塊傳輸時(shí)光為50T，若從首地址開頭，延續(xù)拜訪1MB數(shù)據(jù)，計(jì)算CDRAM內(nèi)存的完成時(shí)光（只需寫出表達(dá)式，不要求計(jì)算結(jié)果）。

8假定由若干個(gè)2K×8位的芯片按挨次存儲(chǔ)組成8K×16位存儲(chǔ)器，則地址為0A2FH所在芯片的尋址范圍是？

9設(shè)cache有1、2、3、4共4個(gè)塊，a、b、c、d等為主存中的塊,拜訪挨次依次如下：a、b、

c、d、b、b、c、c、d、d、a,下次若要再拜訪e塊。簡述采納LFU和LRU算法的策略和實(shí)現(xiàn)辦法，并給出兩種辦法的詳細(xì)替換過程和替換的結(jié)果。

10CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的命中率、平均拜訪時(shí)光和效率。

第5章題庫答案

1C,一個(gè)字4B，1MB/4B=256K

2B

3.A

4C

5B

6A

7B

8D

9C

10D,512個(gè)地址單元需要9根地址線，8位數(shù)據(jù)需要8根數(shù)據(jù)線，另外再加上芯片片選線和讀寫控制線，共19根。

11B

12C

13B

14C

15A

16C

17C

18A

19B

20B

21B

22C,按字節(jié)編址，因此一個(gè)地址為1個(gè)字節(jié)，由地址范圍可計(jì)算出共有CBFFFH-A4000H+1=28000H=2*16^4+8*16^3=2*2^16+8*2^12=(2*2^6+8*2^2)*2^10=160K

23D，由于按字編址，一個(gè)地址為2個(gè)字節(jié)，因此為160K×2=320K

24B，組相聯(lián)，因?yàn)?塊一組，共有64/4=16組，則主存塊數(shù)/16組后的塊數(shù)地址用于比較，有4096/16=2^12/2^4=2^8，故需要8位

25A，直接映射，則主存塊數(shù)/Cache塊數(shù)后的塊地址用于比較，4096/64=2^6，故6位

26C，全相聯(lián)，則主存塊數(shù)直接比較，4096=2^12，故12位

27C有效地址計(jì)算：DFFFF-A0000+1=40000H=4*16^4=4*2^16=2^18=2^8*2^10=256K，則需要片數(shù)=256K*8bit(字節(jié)編址)/(32K*8bit)=8

28C，有效地址：43FFH-4000H+1=400H=4*16^2=4*2^8=2^10=1K；則每片的地址為1K/4=256，因?yàn)槊總€(gè)地址存16位數(shù)據(jù)，故256*16bit

29B,按字節(jié)編址

30A

二、理解計(jì)算題

1、提高CPU和內(nèi)存的傳送速度可用哪幾種途經(jīng)？

1.提高工藝，提升內(nèi)存顆粒本身的性能，縮短存儲(chǔ)器的讀寫時(shí)光

2.加長存儲(chǔ)器的字長（位擴(kuò)展）

3.采納空間并行技術(shù)，即采納并行操作的雙端口存儲(chǔ)器

4.采納時(shí)光并行技術(shù)，即采納多模塊交錯(cuò)存儲(chǔ)器（流水線技術(shù)）；

5.在CPU和內(nèi)存之間，加入高速緩沖存儲(chǔ)器（cache技術(shù)）；

6.迅速頁模式，加入頁概念，同頁內(nèi)的操作不用更新地址，削減地址傳輸次數(shù)。

2某機(jī)器中，配有四個(gè)16K×8bit的RAM芯片（編號(hào)1號(hào)到4號(hào)），CPU地址線16根，數(shù)據(jù)線8根，讀寫控制R/W(R/W=1為讀控制，R/W=0為寫控制)。每個(gè)RAM芯片有2個(gè)控制端：當(dāng)/CS有效時(shí)，該片選中；當(dāng)/WE=1時(shí)執(zhí)行讀操作，當(dāng)/WE=0時(shí)執(zhí)行寫操作。用挨次存儲(chǔ)方式畫出此CPU與上述RAM芯片的銜接圖，并簡述挨次存儲(chǔ)相比交錯(cuò)存儲(chǔ)的優(yōu)劣勢(shì)。

挨次存儲(chǔ)

挨次存儲(chǔ)劣勢(shì)：按照程序局部性原理，對(duì)延續(xù)地址的內(nèi)存拜訪，挨次存儲(chǔ)集中在一片RAM上工作，因?yàn)镽AM存儲(chǔ)相對(duì)CPU要慢，不利于流水線并行處理，而交錯(cuò)存儲(chǔ)對(duì)于延續(xù)地址的內(nèi)存拜訪，分到不同的RAM塊上，使得各RAM能并行工作，易于流水線操作，從而在整體上提高了內(nèi)存拜訪性能。

挨次存儲(chǔ)優(yōu)勢(shì)：內(nèi)存擴(kuò)展相比交錯(cuò)存儲(chǔ)要簡單；期中一塊內(nèi)存損壞，不影響其它內(nèi)存工作。

3、某機(jī)器中，配有四個(gè)16K×8bit的RAM芯片（編號(hào)1號(hào)到4號(hào)），CPU地址線16根，數(shù)據(jù)線8根，讀寫控制R/W(R/W=1為讀控制，R/W=0為寫控制)。每個(gè)RAM芯片有2個(gè)控制端：當(dāng)/CS有效時(shí)，該片選中；當(dāng)/WE=1時(shí)執(zhí)行讀操作，當(dāng)/WE=0時(shí)執(zhí)行寫操作。用交錯(cuò)存儲(chǔ)方式畫出此CPU與上述RAM芯片的銜接圖，并簡述交錯(cuò)存儲(chǔ)相比挨次存儲(chǔ)的優(yōu)劣勢(shì)。

交錯(cuò)存儲(chǔ)

交錯(cuò)存儲(chǔ)優(yōu)勢(shì)：按照程序局部性原理，對(duì)延續(xù)地址的內(nèi)存拜訪，交錯(cuò)存儲(chǔ)時(shí)延續(xù)數(shù)據(jù)分布在不同的存儲(chǔ)模塊上，有利于流水線并行工作，相比挨次存儲(chǔ)，可獵取更高的帶寬。交錯(cuò)存儲(chǔ)劣勢(shì)：拓?fù)浣Y(jié)構(gòu)事先固定，內(nèi)存擴(kuò)展相比挨次存儲(chǔ)要難；其中一塊內(nèi)存損壞，會(huì)影響存儲(chǔ)的延續(xù)性。

4、某動(dòng)態(tài)內(nèi)存具有1024個(gè)記憶單元（32×32的存儲(chǔ)矩陣）的存儲(chǔ)芯片舉行刷新，刷新是按行舉行的，要求每行在2ms以內(nèi)必需刷新一次，內(nèi)存的存取周期為500ns（0.5μs），畫出三種內(nèi)存刷新方式的暗示圖，并比較各自特點(diǎn)。

集中刷新缺點(diǎn)：在集中刷新期間必需停止讀寫，這一段時(shí)光稱為“死區(qū)”，

而且存儲(chǔ)容量越大，死區(qū)就越長。

簇?fù)硭⑿?/p>

簇?fù)硭⑿拢哼@種刷新方式增強(qiáng)了系統(tǒng)的存取周期，如存儲(chǔ)芯片的存取周期為0.5μs，則系統(tǒng)的存取周期應(yīng)為1μs。即犧牲了內(nèi)存性能。沒有充分利用2ms只需刷新一次，在2ms內(nèi)過多刷新。

異步刷新

異步刷新：異步刷新方式雖然也有死區(qū)，但比集中刷新方式的死區(qū)小得多，僅為0.5μs。這樣可以避開使CPU延續(xù)等待過長的時(shí)光，而且削減了沒須要的刷新次數(shù)，是比較有用的一種刷新方式。

5、某機(jī)器采納模4交錯(cuò)存儲(chǔ)，今執(zhí)行一小段循環(huán)程序，此程序放在存儲(chǔ)器的延續(xù)地址單元中,且首地址為0000H。假設(shè)每條指令的執(zhí)行時(shí)光相等（無流水線），均為TE，拜訪內(nèi)存的時(shí)光由寫地址時(shí)光和內(nèi)存讀寫時(shí)光組成，寫地址的時(shí)光是TA，內(nèi)存數(shù)據(jù)讀寫到總線上的時(shí)光是TD，譯碼器譯碼時(shí)光忽視，計(jì)算下面兩種狀況程序執(zhí)行時(shí)光（用TE、TA、TD表達(dá)）。

（1）循環(huán)程序由5條指令組成，重復(fù)執(zhí)行80次。

（2）循環(huán)程序由8條指令組成，重復(fù)執(zhí)行50次。

（3）若TE=TA=TD=1CPU周期，程序（2）相比程序（1）削減多少CPU周期。

（1）5條指令需取2次地址，總共運(yùn)行時(shí)光：(2TA+5TD+5TE)×80=400(TD+TE)+160TA（2）8條指令需取2次地址，總共運(yùn)行時(shí)光：(2TA+8TD+8TE)×50=400(TD+TE)+100TA

程序（2）比程序（1）削減了60個(gè)CPU周期

6.換頁次數(shù)：100K/10