組合邏輯電路的分析與設(shè)計詳解演示文稿

組合邏輯電路的分析與設(shè)計詳解演示文稿本文檔共93頁；當前第1頁；編輯于星期三\14點35分（優(yōu)選）組合邏輯電路的分析與設(shè)計本文檔共93頁；當前第2頁；編輯于星期三\14點35分數(shù)字電路系統(tǒng)分為兩大類：組合邏輯電路、時序邏輯電路。組合邏輯電路：是指電路的輸出只與當時的輸入有關(guān)，而與電路以前的狀態(tài)無關(guān)。時序邏輯電路：指電路的輸出不僅與當時的輸入有關(guān)，還與電路以前的狀態(tài)有關(guān)。本文檔共93頁；當前第3頁；編輯于星期三\14點35分特點：1、電路中不存在輸出到輸入的反饋網(wǎng)絡(luò)，因此輸出狀態(tài)不影響輸入狀態(tài)。2、電路中不包含存儲信號的記憶元件，它一般是由各種門電路組合而成。本文檔共93頁；當前第4頁；編輯于星期三\14點35分第一節(jié)組合邏輯電路的分析由組合邏輯電路圖求其邏輯功能的過程稱為組合邏輯電路的分析。分析的任務(wù)：根據(jù)給定的組合電路，寫出邏輯函數(shù)表達式，確定其輸入與輸出的關(guān)系，并以此來描述它的邏輯功能，必要時對其設(shè)計的合理性進行評定。本文檔共93頁；當前第5頁；編輯于星期三\14點35分分析組合邏輯電路的步驟：1）、根據(jù)邏輯電路圖寫出輸出函數(shù)的表達式；2）、對表達式進行化簡或變換，求最簡式；3）、列出輸入和輸出變量的真值表；4）、說明電路的邏輯功能。本文檔共93頁；當前第6頁；編輯于星期三\14點35分邏輯電路圖邏輯函數(shù)表達式真值表邏輯功能最簡表達式本文檔共93頁；當前第7頁；編輯于星期三\14點35分例：分析下圖給定的組合電路。ACBACFP1P2P3P4B&&&&1本文檔共93頁；當前第8頁；編輯于星期三\14點35分解：逐一寫出各輸出端的邏輯函數(shù)表達式：本文檔共93頁；當前第9頁；編輯于星期三\14點35分從上面的表達式可以看出，原來的電路圖并不是最簡的，最簡電路圖如右。&ACB1F1CBAABCF+++=ACBACFP1P2P3P4B&&&&1本文檔共93頁；當前第10頁；編輯于星期三\14點35分列出真值表如右：由真值表可知,當A、B、C取相同值時,F為1,否則F為0。所以該電路是一個“一致性電路”?？捎糜谂袛噍斎胱兞康闹凳欠裣嗟?。ABCF00000101001110010111011110000001本文檔共93頁；當前第11頁；編輯于星期三\14點35分第二節(jié)組合邏輯電路的設(shè)計組合電路的設(shè)計與組合電路的分析是一個互為相反的過程。根據(jù)給定的邏輯要求，給出實現(xiàn)該功能的組合邏輯電路圖的過程稱為組合電路的設(shè)計。設(shè)計任務(wù)：根據(jù)給定要求的文字描述或邏輯函數(shù)，在特定條件下，找出用最少的邏輯門來實現(xiàn)給定邏輯功能的方案，并畫出邏輯電路圖。本文檔共93頁；當前第12頁；編輯于星期三\14點35分組合電路是由各種單元門電路組成，它的設(shè)計步驟：（1）、根據(jù)邏輯功能的要求，列出輸入和輸出變量的真值表；（2）、由真值表列出邏輯函數(shù)表達式；（3）、將邏輯函數(shù)式進行化簡或變換，得到所需的最簡表達式；（4）、按照最簡表達式畫出邏輯電路圖。(在工程實踐中，化簡和變換的目的是利用指定的器件或手頭現(xiàn)有器件來實現(xiàn)給定的邏輯功能)。本文檔共93頁；當前第13頁；編輯于星期三\14點35分例：用與非門設(shè)計一個三變量“多數(shù)表決電路”。解：第一步：建立真值表；首先進行邏輯假定：輸入即表決者,共有3個,分別用A、B、C表示,并設(shè)“同意”為1，“反對”為0；輸出即決議是否通過,用F表示,并設(shè)“通過”為1,“否決”"為0。本文檔共93頁；當前第14頁；編輯于星期三\14點35分ABC F000 001 010 011 100 101 110 111 00010111本文檔共93頁；當前第15頁；編輯于星期三\14點35分第二步：寫出“最小項之和”表達式：F(A,B,C)=∑m(3,5,6,7)第三步：化簡10001111001ABC111本文檔共93頁；當前第16頁；編輯于星期三\14點35分轉(zhuǎn)換成適當形式；根據(jù)上面的函數(shù)表達式，可以畫出電路圖。本文檔共93頁；當前第17頁；編輯于星期三\14點35分本文檔共93頁；當前第18頁；編輯于星期三\14點35分例：設(shè)計一個一位全加器。第一步：建立真值表要完成一位“被加數(shù)”與“加數(shù)”及低位送來的“進位”三者相加，產(chǎn)生“本位和”及向高位的“進位”，因此共有3個輸入，2個輸出，實現(xiàn)這種功能的電路稱為全加器。設(shè)“被加數(shù)”，“加數(shù)”和低位來的“進位”分別為Ai，Bi，Ci-1——輸入。本位“和”與向高位的“進位”分別為Si，Ci——輸出。本文檔共93頁；當前第19頁；編輯于星期三\14點35分AiBiCi-1000001010011100101110111SiCi

0010100110010111AiBiCi-1+CiSi本文檔共93頁；當前第20頁；編輯于星期三\14點35分第二步：寫出“最小項之”表達式；Si=∑(1,2,4,7) Ci=∑m(3,5,6,7)第三步：化簡并轉(zhuǎn)換成適當形式；本文檔共93頁；當前第21頁；編輯于星期三\14點35分第四步：畫出電路圖；本文檔共93頁；當前第22頁；編輯于星期三\14點35分第三節(jié)編碼器組合電路的特點是電路的輸出信號僅與該時刻的輸入信號有關(guān)而與電路原來所處的狀態(tài)無關(guān)。常見的組合電路有編碼器、譯碼器、數(shù)字分配器和數(shù)字選擇器等。一、概述本文檔共93頁；當前第23頁；編輯于星期三\14點35分編碼——將某一特定的輸入邏輯信號變換為二進制代碼輸出。是將輸入的每一個高、低電位信號編成一個對應(yīng)的輸出代碼。用輸出的數(shù)碼信號表示相應(yīng)的輸入信號，可便于對其進行存儲、傳送和運算等處理。通俗地講“編碼”是指用若干數(shù)字或文字符號按照預(yù)先的約定（又稱規(guī)定或定義）表示特定對象的過程。例如電信局給某用戶編制了一個電話號碼3245110，實際上就是把這個用戶用代碼3245110表示出來，這就是編碼。本文檔共93頁；當前第24頁；編輯于星期三\14點35分實現(xiàn)編碼功能的邏輯電路稱為編碼器。從具體表現(xiàn)形式可以認為：編碼器是將某一時刻僅一個輸入有效的多輸入變量的情況用較少的輸出狀態(tài)組合表達出來的一種器件。本文檔共93頁；當前第25頁；編輯于星期三\14點35分二、四線——二線編碼器即四輸入二輸出編碼器；設(shè)用高電位作輸入信號，在任一時刻只能有一個輸入端的電位為有效電位（高電位）。本文檔共93頁；當前第26頁；編輯于星期三\14點35分兩位二進制數(shù)有四種不同狀態(tài)，可以對應(yīng)不同輸入信號。輸入輸出對應(yīng)情況如上表；將輸入的每一個高電位信號編成一個對應(yīng)的輸出代碼。由上面的真值表可以寫出邏輯表達式如下：Y1=I0I1I2I3+I0I1I2I3Y0=I0I1I2I3+I0I1I2I3本文檔共93頁；當前第27頁；編輯于星期三\14點35分電路如下：&&&≥1Y1&≥1Y01111I0I1I2I3本文檔共93頁；當前第28頁；編輯于星期三\14點35分如果沒有信號輸入時，怎么表示呢？三、按鍵式8421BCD碼編碼器二一十進制編碼器是將十進制的0～9十個信號分別編成BCD碼。輸入：10個按鍵(I0～I9)分別代表0～9十個數(shù)碼信號，0電平輸入有效（一般在輸入變量上加上劃線）。輸出：4個輸出(A,B,C,D)代表8421碼的四位。本文檔共93頁；當前第29頁；編輯于星期三\14點35分本文檔共93頁；當前第30頁；編輯于星期三\14點35分由8421編碼器的真值表可見：編碼工作時，任何時刻只允許一個輸入信號為0進行編碼，即以輸入信號0電平為有效信號進行編碼。說明：對應(yīng)每一個輸入信號Ii=0,有一個相應(yīng)的8421代碼ABCD輸出。所有輸入均為1時，ABCD=0000，為無效編碼，則標志S=0；I0=0,其他均為1時，ABCD=0000，為有效編碼，則標志S=1；本文檔共93頁；當前第31頁；編輯于星期三\14點35分由于輸出標志S要區(qū)分兩種輸入情況(I9～I0=1和只有I0=0)的輸出都是ABCD=0000，因此寫S的函數(shù)時，可直接以A,B,C,D和I0為輸入來寫出由于輸入信號的排它性，當有一個為0時，其它必為1本文檔共93頁；當前第32頁；編輯于星期三\14點35分本文檔共93頁；當前第33頁；編輯于星期三\14點35分本文檔共93頁；當前第34頁；編輯于星期三\14點35分四、優(yōu)先編碼器對于多個同時出現(xiàn)的信號，在處理時有一個輕重緩急的問題，如同時按下鍵，同時有多個中斷請求等等；推廣到信號處理上便是優(yōu)先編碼的問題。優(yōu)先編碼器就是當有兩個或兩個以上的輸入有效時，僅對優(yōu)先級高的輸入進行編碼。本文檔共93頁；當前第35頁；編輯于星期三\14點35分本文檔共93頁；當前第36頁；編輯于星期三\14點35分類推，其優(yōu)先關(guān)系為：I3——I2——I1——I0；其邏輯函數(shù)表達式為：Y1=I2I3+I3 Y0=I1I2I3+I3由于有一些無關(guān)因子（均取1），表達式比前面的非優(yōu)先編碼器簡單。五、集成優(yōu)先編碼器本文檔共93頁；當前第37頁；編輯于星期三\14點35分本文檔共93頁；當前第38頁；編輯于星期三\14點35分本文檔共93頁；當前第39頁；編輯于星期三\14點35分其中：I0～I7：編碼器輸入端（低電平有效）；A0～A2：編碼器輸出端（低電平有效，加下劃線）；EI：輸入使能信號端（低電平有效）；EO：輸出使能端； GS：片優(yōu)先編碼輸出端（低電平有效）；當使能輸入EI=1時，禁止編碼，輸出A2、A1、A0全為1，EO、GS均為1，不論8個輸入端為何種狀態(tài)，編碼器均處于非工作狀態(tài)。而當EI=0時，允許編碼，在I0～I7輸入中，I7輸入優(yōu)先級最高，其余依次為I6、I5、I4、I3、I2、I1、I0，I0輸入端等級最低。本文檔共93頁；當前第40頁；編輯于星期三\14點35分具體工作方式是：當有兩個或更多個數(shù)碼輸入時，總是優(yōu)先對出現(xiàn)的最高級數(shù)碼進行編碼；而不管其它數(shù)碼輸入與否；如出現(xiàn)7#=0，則6～0無論哪一個再出現(xiàn)0，均不起作用，此優(yōu)先編碼器只對7#進行編碼，輸出A2、A1、A0為000（7的反碼）。本文檔共93頁；當前第41頁；編輯于星期三\14點35分輸出使能端EO在允許編碼，而本片又沒有編碼輸入時為0；其它情況為高電平（由輸入狀態(tài)決定的）；片優(yōu)先編碼輸出端GS在允許編碼，且有編碼輸入信號時為0；允許編碼，而又沒有編碼輸入時為1；不允許編碼時也為1（由輸入狀態(tài)決定的）；本文檔共93頁；當前第42頁；編輯于星期三\14點35分第四節(jié)譯碼器與數(shù)據(jù)分配器譯碼：將具有特定含義的輸入代碼譯成(轉(zhuǎn)換成)相應(yīng)的輸出信號，以此輸出信號來識別輸入的代碼。通俗地講，將每個輸入代碼譯成對應(yīng)一根輸出線上的高、低電位信號。實現(xiàn)譯碼功能的電路稱為譯碼器。本文檔共93頁；當前第43頁；編輯于星期三\14點35分（如馬路信號燈的控制：輸出信號端分別對應(yīng)一組燈泡，輸入端為燈泡序號）。根據(jù)譯碼的需要，如果有N個輸入端，則有2N個信號輸出端。輸入：一組二進制代碼。輸出：一組高低電平信號。本文檔共93頁；當前第44頁；編輯于星期三\14點35分一、二——四譯碼器設(shè)用低電位作輸出信號，對應(yīng)每個輸入代碼有一個輸出端的電位為有效電位（低電位）。兩位二進制數(shù)，控制四個燈泡。本文檔共93頁；當前第45頁；編輯于星期三\14點35分輸入輸出EIABY0Y1Y2Y31××11110000111001101101011010111110本文檔共93頁；當前第46頁；編輯于星期三\14點35分2位二進制代碼可以譯出4個不同的輸出信號；另外還有一個使能信號輸入端，當使能輸入端為有效電平（低電平）時，對應(yīng)每一組輸入代碼，只有一個輸出端為有效電平，其余輸出端則為非有效電平。由上面的真值表可以推出下列的表達式：Y0=EI·A·BY0=EI·A·B同理可得：Y1=EI·A·BY2=EI·A·BY3=EI·A·B本文檔共93頁；當前第47頁；編輯于星期三\14點35分本文檔共93頁；當前第48頁；編輯于星期三\14點35分二、三——八譯碼器（74138集成譯碼器）74138是三位二進制譯碼器，又稱3-8譯碼器，即把三位二進制代碼轉(zhuǎn)換成相應(yīng)的8個輸出信號。每一個輸出對應(yīng)一個三位二進制代碼。有三個信號輸入端：A、B、C，共有八種不同的組合；對應(yīng)8個輸出號信端(低電平有效)：Y0、Y1、Y2……Y7；另外，還有3個譯碼使能控制信號(為增強譯碼器的功能)：G1、G2A、G2B；當G1為1，且G2A、G2B均為0時，譯碼器處于工作狀態(tài)(即選通)，將8個三位二進制代碼轉(zhuǎn)成相應(yīng)的8個輸出(注意：輸出為低電平有效，即Y=0)。而對于這三者的其它狀態(tài)，譯碼器均處于非工作狀態(tài)。本文檔共93頁；當前第49頁；編輯于星期三\14點35分本文檔共93頁；當前第50頁；編輯于星期三\14點35分輸入輸出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×1××××11111111××1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110本文檔共93頁；當前第51頁；編輯于星期三\14點35分由上述的真值表，可以推導(dǎo)出每個輸出端的函數(shù)表達式：Y0=G1·G2A·G2B·C·B·AY0=G1·G2A·G2B·C·B·A本文檔共93頁；當前第52頁；編輯于星期三\14點35分本文檔共93頁；當前第53頁；編輯于星期三\14點35分三、8421碼二一十進制譯碼器輸入為8421碼，即有4個輸入(A3A2A1A0)，輸出有10個,分別表示十進制數(shù)的十個數(shù)碼0—9。本文檔共93頁；當前第54頁；編輯于星期三\14點35分本文檔共93頁；當前第55頁；編輯于星期三\14點35分對應(yīng)一個8421碼，有一個輸出Yi=0，對于任一非8421碼(1010~1111)，則所有輸出Y=1。本文檔共93頁；當前第56頁；編輯于星期三\14點35分四、7段數(shù)顯譯碼器在數(shù)字系統(tǒng)中，常常需要將所表示的數(shù)字量直觀地顯示出來，其作用：供人們讀取處理的結(jié)果，監(jiān)視數(shù)字系統(tǒng)的工作情況，7段數(shù)顯譯碼器就是要解決這個問題。本文檔共93頁；當前第57頁；編輯于星期三\14點35分1、七段數(shù)碼顯示器七段數(shù)碼顯示器就是常見的一種顯示數(shù)碼信號的有用工具，其主要工作原理：數(shù)碼由同一平面上若干段發(fā)光的筆劃（如發(fā)光二極管，熒光數(shù)碼管）組成。如下頁的圖，分別標以abcdefg，有選擇性地使各段亮或熄，可得到要求的顯示符號（即以不同發(fā)光段的組合表示不同的數(shù)碼）。例如要求顯示9，則a，b，c，f，g應(yīng)亮，其他段應(yīng)熄。用這七段的不同組合表示0—15的數(shù)字符號；本文檔共93頁；當前第58頁；編輯于星期三\14點35分本文檔共93頁；當前第59頁；編輯于星期三\14點35分2、7段數(shù)顯譯碼器七段數(shù)碼顯示器的前級電路是七段數(shù)顯譯碼器；從整個工作流程來看，先譯碼，再顯示；7段數(shù)顯譯碼器的輸出應(yīng)有7個，分別送給七段數(shù)碼顯示器的7個段：a、b、c、d、e、f、g，輸出高電平有效，使對應(yīng)的段發(fā)亮。輸入是四位二進制代碼，所以有4個(A3A2A1A0)；為增加器件功能，顯示譯碼器件設(shè)置有三個輔助功能控制信號：LT，RBI，BI/RBO；本文檔共93頁；當前第60頁；編輯于星期三\14點35分①、LT為測試輸入端，用來檢查顯示器的7段是否都能正常工作。②、RBI為滅零輸入端，用來熄滅無意義"0"的顯示。③、BI/RBO為熄滅輸入端/滅零輸入端，其作用是，不需要觀察時，使顯示器全部熄滅以降低系統(tǒng)功耗；或不顯示無意義的數(shù)字“0”；該控制端比較特殊，既可作輸入端，也可作輸出端。當LT=1，BI/RBO=1時，譯碼器正常工作。本文檔共93頁；當前第61頁；編輯于星期三\14點35分當LT=0，且BI/RBO作輸出端，BI/RBO=1時，為測試狀態(tài)，此時無論A3-A0為何值，a～g=1，7段均應(yīng)亮，顯示“8”，不亮者，該段壞了或者有問題。當RBI=0，且LT=1時，為動態(tài)滅零輸入工作狀態(tài)，當BI=0（BI/RBO作輸入端）時，為顯示器熄滅狀態(tài)；此時無論A3-A0為何值，a～g=0，7段均應(yīng)熄滅。（不顯示狀態(tài)）本文檔共93頁；當前第62頁；編輯于星期三\14點35分如：a=LT·BI/RBO（m0+m2+m3+m5+m7+m8+m9）本文檔共93頁；當前第63頁；編輯于星期三\14點35分五、數(shù)據(jù)分配器數(shù)據(jù)分配器將一個通道上的數(shù)據(jù)根據(jù)分配控制要求送到不同的通道上；實現(xiàn)數(shù)據(jù)的分配功能。其作用相當于一個單刀多擲開關(guān)。從整個器件的組成上看，有一個輸入數(shù)據(jù)端，多個輸出數(shù)據(jù)端，幾個分配控制信號線（即地址數(shù)據(jù)線）。一路數(shù)據(jù)輸入，分成多路輸出(注意，是有選擇地分配)io本文檔共93頁；當前第64頁；編輯于星期三\14點35分分配器與譯碼器十分相似，一般情況下分配器與譯碼器可相互替代。本文檔共93頁；當前第65頁；編輯于星期三\14點35分如用3-8線譯碼器可以實現(xiàn)將一個數(shù)據(jù)源的數(shù)據(jù)分配到八個不同通道上的（1-8分配器）功能；連接方法：G1=1，G2B=0，G2A作為數(shù)據(jù)輸入端使用，C、B、A作為分配控制端（即地址線），則3-8譯碼器變成1-8分配器74138y0y1y7ABCG2A本文檔共93頁；當前第66頁；編輯于星期三\14點35分（低電平輸出有效）。從真值表可以看出：當CBA=001，G2A=0時，Y1=0；G2A=1時，Y1=1；（以G2A=0為例，寫出表達式）：Y1=G1·G2A·G2B·C·B·AY1=G1+G2A+G2B+C+B+A=0+G2A+0+0+0+0=G2A即Y1=G2A，Y1是由CBA的地址控制信號決定的；即G2A的數(shù)據(jù)送到哪個通道上，由CBA地址控制信號決定的。本文檔共93頁；當前第67頁；編輯于星期三\14點35分第五節(jié)數(shù)據(jù)選擇器多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的組合邏輯系統(tǒng)。其基本功能是完成對多路數(shù)據(jù)信號的選擇和分配。多路選擇器（數(shù)據(jù)選擇器）：功能類似一個多路開關(guān)，在地址碼(或稱選擇控制)的控制下，從幾個數(shù)據(jù)輸入源中選擇一個，并將其送到一個公共的輸出端。多路數(shù)據(jù)輸入，選中某一路送到輸出端。本文檔共93頁；當前第68頁；編輯于星期三\14點35分io本文檔共93頁；當前第69頁；編輯于星期三\14點35分在地址碼的控制下，從多個輸入數(shù)據(jù)中選擇一個送至輸出端。作用相當于一個多擲開關(guān)。主要作用：公共傳輸線上多路數(shù)據(jù)的分時傳送；數(shù)據(jù)的并－串轉(zhuǎn)換；序列信號的產(chǎn)生；實現(xiàn)各種邏輯函數(shù)。本文檔共93頁；當前第70頁；編輯于星期三\14點35分一、四路數(shù)據(jù)選擇器數(shù)據(jù)輸入：四路數(shù)據(jù)輸入D0-D3；選擇控制信號輸入：2位B、A，它有4組取值，每組取值用于選中一路數(shù)據(jù)輸入送至輸出端。輸入使能信號：EN；當EN=1時，所有門都被封鎖，處于非工作態(tài)，輸出Y始終為0；在EN=0時工作。數(shù)據(jù)輸出：Y；本文檔共93頁；當前第71頁；編輯于星期三\14點35分輸入輸出使能選擇控制數(shù)據(jù)輸入端YENBAD0D1D2D301×××××××000D0×××D0001×D1××D1010××D2×D2011×××D3D3本文檔共93頁；當前第72頁；編輯于星期三\14點35分對應(yīng)每一組選擇信號取值，選中一路數(shù)據(jù)至輸出端；數(shù)據(jù)輸入端數(shù)目N與選擇信號數(shù)目n的關(guān)系如下：N=n2；表達式：Y=D0（B·A）+D1（B·A）+D2（B·A）+D3（B·A）按這個表達式寫出邏輯電路圖如下。本文檔共93頁；當前第73頁；編輯于星期三\14點35分本文檔共93頁；當前第74頁；編輯于星期三\14點35分二、集成八路數(shù)據(jù)選擇器（74LS151）數(shù)據(jù)輸入：八路數(shù)據(jù)輸入D0-D7；選擇控制信號輸入：3位C、B、A，它有8組取值，每組取值用于選中一路數(shù)據(jù)輸入送至輸出端。輸入使能信號：G；當G=1時，所有門都被封鎖，處于非工作態(tài)，不論輸入信號取何值，輸出Y始終為0，W為1；在G=0時工作。數(shù)據(jù)輸出：兩個互補輸出端，同相輸出端Y和反相輸出端W；本文檔共93頁；當前第75頁；編輯于星期三\14點35分本文檔共93頁；當前第76頁；編輯于星期三\14點35分本文檔共93頁；當前第77頁；編輯于星期三\14點35分本文檔共93頁；當前第78頁；編輯于星期三\14點35分第六節(jié)數(shù)值比較器數(shù)值比較器（Comparater）是一種將兩個n位二進制數(shù)進行比較，以判別其大小的邏輯電路。兩個n位二進制數(shù)進行比較，結(jié)果只有三種可能：A＞B、A＜B、A＝B，為了表示這三種可能的比較結(jié)果，比較器設(shè)置三個輸出端，分別對應(yīng)三種不同的結(jié)果。本文檔共93頁；當前第79頁；編輯于星期三\14點35分輸入輸出ABFA>BFA<BFA=B00001010101010011001一、兩個一位二進制數(shù)的比較器一位二進制數(shù)，有兩種取值0、1；兩位進行比較，共四種組合，見下頁的真值表：本文檔共93頁；當前第80頁；編輯于星期三\14點35分當A與B之間對應(yīng)的關(guān)系成立時，結(jié)果為1，反之為0；由上面的真值表可以寫出邏輯表達式如下：FA>B=A·B FA<B=A·BFA=B=A·B+A·B（同或門）=A·B+A·B（異或門求反）本文檔共93頁；當前第81頁；編輯于星期三\14點35分二、兩位數(shù)值比較器兩個兩位二進制數(shù)A1A0和B1B0進行比較，高位與高位相比較，低位與低位相比較；輸入輸出A1與B1A0與B0FA>BFA<BFA=BA1>B1×100A1<B1×010A1=B1A0>B0100A1=B1A0<B0010A1=B1A0=B0001本文檔共93頁；當前第82頁；編輯于星期三\14點35分當高位不相等，低位無需再比較，根據(jù)兩高位比較的結(jié)果就是最終比較的結(jié)果；如果兩個高位相等，再比較兩個低位，根據(jù)低位比較的結(jié)果寫出最終的結(jié)果；可在一位比較器的基礎(chǔ)上設(shè)計出來。按上面真值表的規(guī)則進行比較，可得到比較結(jié)果；表達式如下：FA>B=（A1>B1）+（A1=B1）（A0>B0）FA<B=（A1<B1）+（A1=B1）（A0<B0）FA=B=（A1=B1）（A0=B0）本文檔共93頁；當前第83頁；編輯于星期三\14點35分本文檔共93頁；當前第84頁；編輯于星期三\14點35分集成多位數(shù)值比較器74LS85，其比較原理與二位數(shù)比較器的原理類