8051╱89C51CPU核及片上系統(tǒng)設(shè)計(jì)

PAGEPAGE2湖州師范學(xué)院課程設(shè)計(jì)總結(jié)報(bào)告課程名稱工程項(xiàng)目設(shè)計(jì)訓(xùn)練設(shè)計(jì)題目8051/89C51CPU核及片上系統(tǒng)設(shè)計(jì)專業(yè)班級姓名學(xué)號指導(dǎo)教師報(bào)告成績信息與工程學(xué)院二〇XX年六月三日PAGEPAGE1《工程項(xiàng)目設(shè)計(jì)訓(xùn)練》任務(wù)書一、設(shè)計(jì)任務(wù)8051IP軟核應(yīng)用系統(tǒng)構(gòu)建完成流水燈的設(shè)計(jì)與模式選擇二、設(shè)計(jì)要求(1)了解8051/89C51單片機(jī)軟核基本功能和結(jié)構(gòu)，熟悉K8051單片機(jī)核信號端口功能；(2)掌握K8051單片機(jī)軟核實(shí)用系統(tǒng)構(gòu)建和軟件測試方法；三、器件和設(shè)備清單序號名稱規(guī)格/型號單位數(shù)量1EDA系統(tǒng)板KX_7C5P個(gè)12控制與顯示模塊B4個(gè)13USB編程器USB_Blaster個(gè)1四、參考設(shè)計(jì)(1)K8051單片機(jī)軟核基本功能和結(jié)構(gòu)與前面介紹的CPU相同，K8051單片機(jī)核也含有8位復(fù)雜指令CPU，存儲器采用哈佛結(jié)構(gòu)，其結(jié)構(gòu)框圖如圖所示。K8051的指令系統(tǒng)與8051/2、8031/2等完全兼容，硬件部分也基本相同，例如可接64KB外部存儲器，可接256字節(jié)內(nèi)部數(shù)據(jù)RAM，含兩個(gè)16位定時(shí)/計(jì)數(shù)器，全雙工串口，含節(jié)省功耗工作模式，中斷響應(yīng)結(jié)構(gòu)等等。不同之處主要有：1、K8051是以網(wǎng)表文件的方式存在的，只有通過編譯綜合，并載入FPGA中才以硬件的方式工作，而普通8051總是以硬件方式存在的；2、K8051無內(nèi)部ROM和RAM，所有程序ROM和內(nèi)部RAM都必須外接。從K8051結(jié)構(gòu)模塊框圖可見，它包含了“數(shù)據(jù)RAM端口”和“程序存儲器端口”，是連接外接ROM、RAM的專用端口（此ROM和RAM都能用LPM_ROM和LPM_RAM在同一片F(xiàn)PGA中實(shí)現(xiàn)）。然而普通8051芯片的內(nèi)部RAM是在芯片內(nèi)的，而外部ROM的連接必須以總線方式與其P0、P2口相接（AT89S51的ROM在芯片內(nèi)，CPU核外）。K8051結(jié)構(gòu)模塊框圖3、以軟核方式存在能進(jìn)行硬件修改和編輯；能對其進(jìn)行仿真和嵌入式邏輯分析儀實(shí)現(xiàn)實(shí)時(shí)時(shí)序測試；能根據(jù)設(shè)計(jì)者的意愿將CPU、RAM、ROM、硬件功能模塊和接口模塊等實(shí)現(xiàn)于同一片F(xiàn)PGA中（即SOC）。4、與普通8051不同，K8051的4個(gè)I/O口是分開的。例如P1口，其輸入端P1I和輸出端P1O是分開的，如果需要使用P1口的雙向口功能，必須外接一些電路才能實(shí)現(xiàn)。如圖，K8051單片機(jī)的原理圖實(shí)體圖，下方是輸入端，上方是輸出端。其主要端口的功能如表所示。注意其中的雙向口的表達(dá)方式。K8051原理圖實(shí)體圖

K8051單片機(jī)核信號端口功能說明單片機(jī)信號端口類型功能說明ROMadr[15..0]輸出程序存儲器地址總線ROMdaO[7..0]輸入程序存儲器數(shù)據(jù)總線NMOE輸出程序存儲器輸出使能，低電平有效RAMadr[7..0]輸出片內(nèi)RAM地址總線RAMdaI[7..0]輸出片內(nèi)RAM數(shù)據(jù)輸入總線（由單片機(jī)核輸出）RAMdaO[7..0]輸入片內(nèi)RAM數(shù)據(jù)輸出總線FOE輸出片內(nèi)RAM數(shù)據(jù)輸出使能，低電平有效FWE輸出片內(nèi)RAM數(shù)據(jù)寫入使能，低電平有效SFROE輸出外部特殊寄存器輸出使能，低電平有效SFRWE輸出外部特殊寄存器寫入使能，低電平有效NESFR輸入如果沒有外部特殊寄存器，拉高此電平P0O[7..0]輸出P0口數(shù)據(jù)輸出端，8位P1O[7..0]輸出P1口數(shù)據(jù)輸出端，8位P2O[7..0]輸出P2口數(shù)據(jù)輸出端，8位P3O[7..0]輸出P3口數(shù)據(jù)輸出端，8位P0I[7..0]輸入P0口數(shù)據(jù)輸入端，8位P1I[7..0]輸入P1口數(shù)據(jù)輸入端，8位P2I[7..0]輸入P2口數(shù)據(jù)輸入端，8位P3I[7..0]輸入P3口數(shù)據(jù)輸入端，8位P0E[7..0]輸出P0口作為雙向口的控制信號8位，執(zhí)行輸出指令時(shí)，為低電平P1E[7..0]輸出P1口作為雙向口的控制信號8位，執(zhí)行輸出指令時(shí)，為低電平P2E[7..0]輸出P2口作為雙向口的控制信號8位，執(zhí)行輸出指令時(shí)，為低電平P3E[7..0]輸出P3口作為雙向口的控制信號8位，執(zhí)行輸出指令時(shí)，為低電平NEA輸入使能程序計(jì)數(shù)器的值進(jìn)入P0和P2口X1輸入單片機(jī)工作時(shí)鐘輸入端X2輸入單片機(jī)工作時(shí)鐘輸入端，但在進(jìn)入休閑狀態(tài)時(shí)可控制停止RESET輸入復(fù)位信號線ALE輸出地址鎖存信號PSEN輸出外部程序存儲器使能，低電平有效ALEN輸出對ALE和PSEN信號的雙向控制信號，低電平允許輸出XOFF輸出振蕩器禁止信號，用于省電模式IDLE輸出在休閑模式中，可通過外部控制NX2的時(shí)鐘輸入如圖所示，單片機(jī)中的一個(gè)端口構(gòu)成的雙向口（P1口）電路連接方法。圖中電路調(diào)用了幾個(gè)輔助元件，其中TRI是三態(tài)控制門，WIRE是普通接線，主要用于網(wǎng)絡(luò)名轉(zhuǎn)換。K8051單片機(jī)I/O口設(shè)置成雙向口的電路其中P1E是三態(tài)門控制信號，當(dāng)執(zhí)行從P1口的輸入指令時(shí)，P1E[7..0]輸出全為高電平，外部數(shù)據(jù)可以通過雙向口P1[7..0]進(jìn)入單片機(jī)的P1口的輸入口P1I[7..0]，而當(dāng)執(zhí)行向P1口輸出的指令時(shí)，若P1口的輸出口P1O[7..0]中的位為低電平，則控制信號P1E[7..0]中對應(yīng)的位也為低，故信號能順利輸出P1口；但當(dāng)輸出信號P1O[7..0]中的位為高電平時(shí)，則控制信號P1E[7..0]中對應(yīng)的位也為高電平，故這時(shí)除非P1[7..0]對應(yīng)的FPGA的外部端口被上拉，否則將呈現(xiàn)純高阻態(tài)。因此，當(dāng)使用單片機(jī)的雙向口時(shí)須設(shè)置FPGA的端口為上拉！設(shè)置方法是，選擇Assignmemts菜單中的settings項(xiàng)，選擇左欄的FitterSettings項(xiàng)，再點(diǎn)擊右側(cè)的MoreSettings按紐，在彈出的窗口（圖右側(cè)圖）下欄中選擇WeakPullUpResistor，并于上方的Setting欄選擇On。注意，如果選擇了EnableBus-HoldCircuitry為ON，則不能選上拉為ON，前者是選擇輸出總線的最后輸出為鎖定。設(shè)置FPGA的總線口輸出為上拉(2)K8051單片機(jī)軟核實(shí)用系統(tǒng)構(gòu)建和軟件測試K8051核在接上了ROM和RAM后就成為一個(gè)完整的8051或8052單片機(jī)了，如圖是K8051核實(shí)用系統(tǒng)的最基本構(gòu)建頂層原理圖，主要由4個(gè)部件構(gòu)成：K8051基本實(shí)用電路1、K8051核。圖中的CPU_Core即K8051單片機(jī)核，由VQM原碼表述：CPU_Core.vqm，可以直接調(diào)用。該元件可以與其他不同語言表述的元件一同綜合與編譯。2、嵌入式鎖相環(huán)PLL50。其輸入頻率設(shè)置為20MHz，輸出頻率所在90MHz上，K8051能接受的工作時(shí)鐘頻率上限取決于FPGA的速度級別。3、程序ROM，LPM_ROM。采用ROM容量的大小也取決于FPGA所含的嵌入RAM的大小。圖14中設(shè)置的ROM容量是4K字節(jié)，對于一般的應(yīng)用足夠了。此ROM可以加載HEX格式文件作為單片機(jī)的程序代碼。HEX程序代碼可以直接使用普通8051單片機(jī)程序編譯器生成（設(shè)已加載了TEST1.HEX）。4、數(shù)據(jù)RAM，LPM_RAM。圖14中設(shè)置的LPM_RAM容量是256字節(jié)。高128字節(jié)須用間接尋址方式訪問。圖中，P0I[7..0]、P1I[7..0]、P2I[7