2023年清華半導(dǎo)體物理器件集成電路考研真題

2023半導(dǎo)體物理、器件及集成電路試題150分，180分鐘〔請(qǐng)將答案寫在答題紙上〕一、圖示比較BJT和MOSFET飽和區(qū)，解釋其產(chǎn)生物理機(jī)制二、〔15分MOSFET由于尺寸縮小引起的四種非抱負(fù)效應(yīng)，簡(jiǎn)要說(shuō)明其產(chǎn)生的物理機(jī)制及對(duì)晶體管電學(xué)特性的影響三、N 1018cm-3 ，N 1016cm-3 ，D 10cm2/s ，D 25cm2/s ，E B E B 10-7sx 1mx 0.7m1，求共基B0 E0 E B極電流增益、共放射極電流增益。四、〔15分〕n+多晶硅P型MOSFET，空穴濃度N 31016cm-3，A氧化層電荷Qss”1011cm-2，氧化層厚度為tox0.05m，相對(duì)介電常數(shù)為 3.9， 11.7 ， 8.8510-14F/cm ，室溫下ox s 0n 1.51010/cm3 ，Vi

k0T0.0259V。求以下三種狀況的閾值電qa〕VBS

0V〕VBS

2V〕VBS

-2V〔15分n型Si子空穴對(duì)，產(chǎn)生率為g0，假設(shè)樣品足夠長(zhǎng)，求穩(wěn)態(tài)時(shí)樣品兩邊的空穴濃度分布。(p0、

、Lp)p0六〔15分〕n+多晶硅P型mos系統(tǒng)，空穴濃度N 31016cm-3，氧A化層電荷Qss”=1011cm-2，相對(duì)介電常數(shù)為 3.9， 11.7，ox s 8.8510-14F/cm，室溫下n0

1.51010/cm3 ，Vt

k0T0.0259V。假設(shè)q測(cè)得閾值電壓為Vt0

0.65V，求氧化層厚度toxn+n結(jié)，n+5*1018cm-3，n區(qū)5*1014cm-3。1、定性畫出能帶圖；2、定性畫出載流子分布；3、求接觸電勢(shì)差。八、以以下圖為抱負(fù)MIS構(gòu)造的在不同柵電壓V 下的電荷分布，由圖判G1〕半導(dǎo)體類型〕兩圖中的MIS構(gòu)造分別處于什么狀態(tài)？九、3NMOS2.5V。設(shè)輸入IN的擺幅為0V至2.5V，NMOS管的VT0=0.54V，|ΦF|＝0.32V?？紤]靜態(tài)情形，并無(wú)視寄生電容?！?〕設(shè)襯偏系數(shù)γ截止？〕=0，晶體管M2工作在什么模式〔線性？飽和？〔2〕設(shè)襯偏系數(shù)γ=0，當(dāng)IN=0V時(shí)，OUT=?〔3〕設(shè)襯偏系數(shù)γ=0.5，求節(jié)點(diǎn)X處的電壓。十、電路如圖所示，C 50fF，Mr 有W/L=0.375/0.375，Mn 有xW/Leff=0.375/0.25。并假設(shè)輸出反相器在輸入沒(méi)有到達(dá)VDD/2之前不會(huì)翻轉(zhuǎn)In0V，B2.5V，MnX2.5V拉到1.25V需要多少時(shí)間？In2.5V，B2.5V，MnX0V拉到1.25V需要多少時(shí)間？BIn0VVx2.5V1.25V，VB

的電壓最小是多少？十一、如以以下圖，全部的門均為CMOS靜態(tài)對(duì)稱規(guī)律門，kn’=2kp’。門A每個(gè)輸入端的電容為8，門X每個(gè)輸入端的電容為X，門Y每個(gè)輸入端的電容為Y，負(fù)載電容為CL=45。求使從Cin至Cout的延8：X：Y十二、〔15分〕工作于飽和區(qū)，它們具有一樣的溝道長(zhǎng)度，且跨導(dǎo)效率均為gm/ID=10V-1fT=10GHz。各晶體管溝道寬度之間的關(guān)系為:W2=8W1、W3=2W1。假設(shè)無(wú)視晶體管的溝道長(zhǎng)度調(diào)制效應(yīng)、襯底Cgs之外的全部晶體管電容，vi是一個(gè)小信號(hào)電源，靜態(tài)工作點(diǎn)時(shí)可認(rèn)為短路，CF是一個(gè)足夠大的濾波電容，試答復(fù)如下問(wèn)題：a)計(jì)算該放大器的低頻小信號(hào)增益；b)計(jì)算該電路的-3dB帶寬；c)電容CF的作用是什么？十三、一個(gè)根本兩級(jí)OTA的差模半邊電路可等效為如以下圖的行為級(jí)模型，其中G 0.5mS,G 2mSR 200K，R 100K,m1 m2 o1 o2C 0.1pF，C 8pF。OTA構(gòu)成一個(gè)負(fù)反響放大器，反響網(wǎng)1 2絡(luò)所供給的反響系數(shù)為f=0.5并且不會(huì)對(duì)OTA如下問(wèn)題：72o,計(jì)算所需的負(fù)載補(bǔ)償電容CL及閉環(huán)-3dB帶寬Miller補(bǔ)償方案，在其次級(jí)的輸入端和輸出端之