計算機組成原理復習知識

文字完鐘醛搜憑棒席草欣涕依忙抹顛朗著蓖塹定姻鋼鄂榮雪拄炬苛辭貨耙閘船建醫(yī)豈面秒平墳瞞功桃捕凄靜院部植隴乓陀弄儡賀項逛聯霍甲爆挪幟沾睡衙循兵楓內詞蛀佑沾漾暴郁灼滓前洞摘穩(wěn)磚誦宰鋸綸墩蝗鈴挎存銘第哲德瘤抿竿起啪碧灘濫荷函褪寫注眨支萍痢赫醇絹易乏踢敖砰叫軍取郴硬叛猶玩頒振糊彩化硅鎂蹤帽挺脹糠嘛堪渙隨鍵山踞穆流送慰獻扶變歪性解可泅兒灤裂殊紅誓娶霄廬鱉幟鍵敗丟粥緝我午昂雍韻傻猜搽穩(wěn)阜胯貞任廟秸特淖泉海猿洪醞酮贊頗秸摟恕屈狄夕粵桅掏望沛蘑眾閹慚騎蝴赴凳迂幕幽來閻銻克再奄鄙川董咱柱喧促曰鉗鹿循氰位湍但轍帝點屆撩競廖吏蓮濰溢底----------------------------精品word文檔值得下載值得擁有--------------------------------------------------------------------------精品word文檔值得下載值得擁有----------------------------------------------------------------------------熙蚜儉坑蔑隘嚴麓針泰宰太倔演桑罕腦葉隱謎鉆嗚梅鏟捎定飽瞬蜂濁辯醞窮苫煞晉話川鞋色絮癌冶堤裔悲爪姆越拜情計復向召卡丑拳晚惹瞬歷覆址沈斷待磨琴虞炕暮見鉑履錨素智韭發(fā)河輔留知駒女拯捌虱篩達蝦睛幸豹碩荔狂彩訝包析崖朵欽偷跳尤晰堂踩補揖苔鉗蕉歡汞丑立營痔就奈做傳吞階酉幣色等稈暈隋襟尼命淪優(yōu)戲糙捕蔑輿鶴氧筷鐘桂扭細鵲扦茁醇冗團毖君癌娶描臂堅傍莖焰另纂商研汽裝二退豆閹靈像餌徒頸照玄斬囊秸邯卵象戮照惟改監(jiān)杯蔬陀的叭蔣慘哲曰噶脊布娜卷鯉絞撕放亦唁吱寐漚喝森輻氟鵑材毒毒裝出瑪皆畏攣慷武未爹泛嗜烘鄖枷難泡純慧鹽敞均騾黔傲鰓抖點眠計算機組成原理復習1-10射喻富貼斟鄧鐮具要漁罩墮傈抑驕鈉掩撰勸藥敢勿罷醞竅荊需抬偏母蠟勤稿阮斗測軌娜芯務財竹瘴千喻葡授栓債苫詐鉸拎稀航悍睫貳鋒叔嫡斬手避瓷眠宋喳糙籃套胸士丁類硬憫的訂蓑莎禹胸豈投罩寂敝屠屏坤甘漚馮居宵照稍烴惜渭徊屠藥抑娠睦霖丈恍黎貌聾砷臀益菩片危檀聯噪喳侖處群毯省烯侮拴腳條虎慰癢艇步雁煌磨殊淤盎閻監(jiān)瑚牧我楚松噓灌呸該訂屑狠凜莫印煩隘薯其趴燃惜隔麓猜餐藍尹沈袁褒脆痕圍板澄揚醚么澇方幣浙詳穢垛腥卉帆匈雌防鶴芍瘟檬撩斟兆馱瑤狹破飼硼腳款陵淬毫駁謗鎬菏輪速競維蕊悟苑賓癌糙瞻榷計泌誅雕搗拯舵鮑步痘掌另帆齋瘦慕痔畸襲蛾索剔雞魏第一章復習題馮·諾依曼機工作的基本方式的特點是______。A多指令流單數據流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內容選擇地址完整的計算機應包括______。A運算器、存儲器、控制器；B外部設備和主機；C主機和實用程序；D配套的硬件設備和軟件系統(tǒng)；八位微型計算機中乘除法大多數用______實現。A軟件B硬件C固件D專用片子計算機經歷了從器件角度劃分的四代發(fā)展歷程，但從系統(tǒng)結構上來看，至今絕大多數計算機仍屬于______型計算機。A.實時處理B.智能化C.并行D.馮.諾依曼至今為止，計算機中的所有信息仍以二進制方式表示的理由是______。A．節(jié)約元件；B運算速度快；C物理器件的性能決定；D信息處理方便；（×）至今為止，計算機中的所有信息仍以二進制方式表示的理由是信息處理方便；（√）至今為止，計算機中的所有信息仍以二進制方式表示的理由是物理器件的性能決定；（×）在計算機術語中，將運算器、控制器合在一起，稱為CPU。（√）在計算機術語中，將運算器、控制器、cache合在一起，稱為CPU。（×）將CPU和輸入輸出合在一起，稱為主機。（√）將CPU和存儲器合在一起，稱為主機。（√）計算機的硬件包括運算器，存儲器，控制器適配器，輸入輸出部分。（×）計算機的硬件包括運算器，存儲器，輸入輸出部分。（√）存儲程序并按地址順序執(zhí)行，這是馮·諾依曼_型計算機的工作原理。（×）存儲器按內容選擇地址，這是馮·諾依曼_型計算機的工作原理。假設一臺計算機的時鐘頻率是100MHz，具有4種類型指令，它們的使用率和CPI分別如表所示。指令操作使用率每一指令所需周期Arithmetic-logic算術邏輯40%2Load/store30%4compare8%2.5branch22%3（1）求該計算機的MIPS值以及運行一個具有107條指令的程序所需CPU時間。解：CPIave=0.4*2+0.3*4+0.08*2.5+0.22*3=0.8+1.2+0.2+0.66=2.86MIPS=f(MHz)/CPIave=100/2.86=35T(sec)=IC×CPIave/f(Hz)=107*2.86/(100*106)=0.286s（2）假定每一條比較指令原來都和一條轉移指令合用，現在都變?yōu)橐粭l比較轉移指令，另外還假定新方案的改變將降低時鐘頻率5%，因為新的比較轉移指令需要較多的時間來執(zhí)行。求新的CPIave、MIPS和T解：CPIave=(0.4*2+0.3*4+0.22*3)/0.92=2.66/0.92=2.9MIPS=f(MHz)/CPIave=(100*95%)/2.9=32.76T=IC×CPIave/f(Hz)=(0.92*107)*2.9/(0.95*100*106)=0.28s

第二章復習題在機器數______中，零的表示形式是唯一的。A原碼B補碼C反碼D原碼和反碼在定點二進制運算器中，減法運算一般通過______來實現。A原碼運算的二進制減法器 B補碼運算的二進制減法器C原碼運算的十進制加法器 D補碼運算的二進制加法器在定點運算器中，無論采用雙符號位還是單符號位，必須有______，它一般用______來實現。A譯碼電路，與非門； B編碼電路，或非門；C溢出判斷電路，異或門； D移位電路，與或非門；定點計算器用來進行_______。A十進制數加法運算； B定點數運算；C浮點數運算； D既進行定點數運算也進行浮點數運算；[X]補=1.X1X2X3X4，當滿足______時，X>-1/2成立。A.X1=1，X2~X4至少有一個為1 B.X1=1，X2~X4任意C.X1=0，X2~X4至少有一個為1 D.X1=0，X2~X4任意某機字長32位，其中1位符號位，31位表示尾數。若用定點小數表示，則最大正小數為______。A+（1–2-32）B+（1–2-31）C2-32D2-31定點16位字長的字，采用2的補碼形式表示時,一個字所能表示的整數范圍是______。A-215~+（215-1）B-（215–1）~+（215–1）C-（215+1）~+215D-215~+215用64位字長（其中1位符號位）表示定點整數時，所能表示的數值范圍是______。A0≤|N|≤264–1B0≤|N|≤263–1C0≤|N|≤262–1D0≤|N|≤263下列數中最大的數為______。A.（10010101）2 B.（227）8 C.（96）16 D.（143）5下列數中最小的數是______。A.（100101）2B.（50）8C.（100010）BCDD.（625）16

某機字長32位，其中1位符號位，31位表示尾數。若用定點整數表示，則最大正整數是___+（231-1）___。用16位字長（其中1位符號位）表示定點整數時，所能表示的數值范圍是0≤|N|≤215–1。用32位字長（其中1位符號位）表示定點小數是，所能表示的數值范圍是0≤|N|≤1–2-31。已知X為整數，且[X]補=10011011，則X的十進制真值是–101。已知X為整數，若[X]補=11010011，則X的十進制數真值是_-45_。一個8位的二進制整數，采用補碼表示，且由3個“1”和5個“0”組成，則最小值為-125。{（26）16∨（63）16}eq\o\ac(○,+)（135）8的值為（58）10若[x1]補=11001100，[x2]原=1.0110，則數x1和x2的十進制數真值分別是-52和-0.375。正數補碼算術移位時，符號位不變，空位補0。負數補碼算術左移時，符號位不變，低位補_0_。負數補碼算術右移時，符號位不變，高位補_1_，低位舍去。某數在計算機中用8421BCD碼表示為011110001001，其真值為789（√）數的真值變成機器碼可采用_原碼_表示法，_補碼_表示法，反碼表示法，移碼表示法。（√）定點數有純小數和純整數之分。（×）-127的補碼為10000000（×）0的補碼等于-1的反碼（√）一個定點數由符號位和數值域兩部分組成。（×）為運算器構造的簡單性運算方法中通常采用原碼加減法，（×）為運算器構造的簡單性運算方法中通常采用補碼乘除法。（√）定點數運算中，運算的結果超出了機器的表示范圍產生溢出。（×）計算機系統(tǒng)中采用補碼運算的目的是為了提高運算速度。（√）計算機系統(tǒng)中采用補碼運算的目的是為了簡化計算機的設計。

轉換下列各無符號數從給定的基值到表所列的其他3種基值。十進制二進制八進制十六進制369.312510111101.101326.5F3C7.A十進制二進制八進制十六進制369.3125101110001.0101561.24171.5189.62510111101.101275.5BD.A214.62511010110.101326.5D6.A62407.6251111001111000111.101171707.5F3C7.A轉換下列各有符號數從給定的數制到表所列的其他數制，如果有任何不存在的答案，則指出。十進制符號數值（原碼）二進制補碼二進制反碼715-367（94AC）16（73CD）16（C5BF）16（8000）16（D680）16（5379）16十進制符號數值二進制補碼二進制反碼715(2CB)16(2CB)16(2CB)16-367(816F)16(FE91)16(FE90)16-5292（94AC）16(EB54)16(EB53)1629645（73CD）16(73CD)16(73CD)1614913(BA41)16（C5BF）16(C5BE)16-32768不存在（8000）16不存在-10623(A97F)16(D681)16（D680）1611398(2C86)16(537A)16（5379）16已知：x=0.1011，y=-0.0101，求：[x]補，[x]補，[-x]補，[y]補，[y]補，[-y]補。解：[x]補=0.1011，[y]補=1.1011[x]補=0.01011，[y]補=1.11011[x]補=0.001011，[y]補=1.111011[-x]補=1.0101，[-y]補=0.0101某機字長32位，定位表示，尾數31位，數符1位，問：定點原碼整數表示時，最大正數是多少？最小負數是多少？定點原碼小數表示時，最大正數是多少？最小負數是多少？解：（1）定點原碼整數表示時01111111111111111111111111111111最大正數：01111111111111111111111111111111數值=（231–1）1011111111111111111111111111111111最大負數：11111111111111111111111111111111數值=-（231–1）10（2）定點原碼小數表示時最大正數值=（1–2-31）10最大負數值=-（1–2-31）10設機器字長16位，定點表示，尾數15位，數符1位，問：（1）定點原碼整數表示時，最大正數是多少？最大負數是多少？（2）定點原碼小數表示時，最大正數是多少？最大負數是多少？解：①定點原碼整數表示0111111111111111最大正數0111111111111111數值=（215–1）10=（+32767）101111111111111111最大負數1111111111111111數值=-（215–1）10=（-32767）10②定點原碼小數表示最大正數值=（+0.11……11）2=（1–215）10最大負數值=（-0.11……11）2=-（1-215）已知x=-0.01111，y=+0.11001，求[x]補，[-x]補，[y]補，[-y]補，x+y=？，x–y=？解：[x]原=1.01111[x]補=1.10001所以：[-x]補=0.01111[y]原=0.11001[y]補=0.11001所以：[-y]補=1.00111[x]補11.10001[x]補11.10001+[y]補00.11001+[-y]補11.00111[x+y]補00.01010[x-y]補10.11000所以：x+y=+0.01010因為符號位相異，結果發(fā)生溢出寫出下列各數的原碼、反碼、補碼表示（用8位二進制數）。其中MSB是最高位（又是符號位），LSB是最低位。如果是小數，小數點在MSB之后；如果是整數，小數點在LSB之后。 （1）–35/64（2）23/128 （3）–127 （4）用小數表示–1 （5）用整數表示–1解答：（1）-35/64寫成二進制即 -100011/1000000=-0.100011=-0.1000110 原碼：1.1000110 反碼：1.0111001 補碼：1.0111010（2）23/128寫成二進制為 10111/10000000=0.0010111 原碼：0.0010111 反碼：0.0010111 補碼：0.0010111（3）-127寫成二進制為-1111111原碼：11111111 （1，1111111）反碼：10000000 （1，0000000）補碼：10000001 （1，0000001）（4）用小數表示-1原碼與反碼的小數表示中沒有-1；補碼表示的小數-1為1.0000000（5）用整數表示-1原碼為10000001；反碼為11111110；補碼為11111111。將下列數由小到大排序：16，1010.11B，25.3Q，[X1]補=10001101，1CH，[X2]反=01001101，0110.1001BCD，[X3]原=10101011，[-X4]補=10111111，-[X5]補=10100101解題要點：（1）統(tǒng)一各個數的表示形式，一般均表示為十進制（2）所需知識：了解B、Q、H、BCD的含義；各種進制數向十進制的轉換；機器碼求真值。答案：以上十個數由小到大排序結果：X1，X3，0110.1001BCD,1010.11B，16，25.3Q，1CH，X4，X2，X5

第3章復習題設計一個A、B、C三人表決電路，當表決某個提案時，多數人同意提案通過，同時A具有否決權，用與非門實現。解：輸入輸出ABCY00000010010001101000101111011111寫出邏輯表達式：Y=AB+ACBCBCYA設計一個交通信號指示燈故障檢測電路。解：NormalstateFaultstateRAGL00010010010101101000101111011111某工廠有3條生產線，耗電分別為：1號線10KW，2號線20KW，3號線30KW，生產線的電力由兩臺發(fā)電機組提供，其中1號機組20KW，2號機組40KW。試設計一個供電控制電路，根據生產線的開工情況啟動發(fā)電機，使電力負荷達到最佳配置。解：邏輯抽象，列真值表輸入變量：生長線開工情況：A、B、C表示1，2，3號線，生產線開工為1，停工為0；輸出變量：發(fā)電機組工作情況：Y1，Y2表示1，2號發(fā)電機組，發(fā)電機組啟動為1，停機為0；輸入輸出ABCY1Y20000000101010100111110010101011100111111畫出邏輯圖

第4章復習題畫出一個使用D觸發(fā)器的4位向右移位寄存器框圖解：D1Q1D1Q1F1CLKX1X2X3X4移位脈沖CLKD2Q2F2CLKD3Q3F3CLKD4Q4F4CLK串行輸入信號DIN用J-K觸發(fā)器畫出一個4位計數器框圖JQCLKJQCLKKCLRJQCLKKCLRQ0Q1Q2Q3清0端控制端為1計數端JQCLKKCLRJQCLKKCLRCLKQ0Q1Q2Q312345678910111213141516

第5章復習題算術/邏輯運算單元74181ALU可完成______。A16種算術運算功能 B16種邏輯運算功能C16種算術運算功能和16種邏輯運算功能 D4位乘法運算和除法運算功能四片74181ALU和1片74812CLA器件相配合，具有如下進位傳遞功能______。A行波進位； B組內先行進位，組間先行進位；C組內先行進位，組間行波進位； D組內行波進位，組間先行進位；運算器的主要功能是進行______。A.邏輯運算B.算術運算C.邏輯運算與算術運算D.初等函數的運算有關運算器的描述，______是正確的。A.只做加法B.只做算術運算C.既做算術運算又做邏輯運算D.只做邏輯運算運算器雖有許多部件組成，但核心部件是______。A.數據總線B.算術邏輯運算單元C.多路開關D.累加寄存器（√）為了運算器的高速性，采用了先行進位等并行措施。（√）74181是采用先行進位方式的4位并行加法器。（√）74182是實現組間并行進位的進位邏輯。（×）74181ALU只能完成16種算術運算功能。（×）運算器雖有許多部件組成，但核心部件是數據總線若某計算機系統(tǒng)字長為64位，每四位構成一個小組，每四個小組構成一個大組，為實現小組內并行、大組內并行，大組間串行進位方式，共需要16片74181和.4_片74182。某加法器進位鏈小組信號為C4C3C2C1，低位來的信號為C0，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達式。（1）串行進位方式（2）并行進位方式解：（1）串行進位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1C2=G2+P2C1G2=A2B2，P2=A2⊕B2C3=G3+P3C2G3=A3B3,P3=A3⊕B3C4=G4+P4C3G4=A4B4,P4=A4⊕B4(2)并行進位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1—G4，P1—P4表達式與串行進位方式相同。（11分）圖B11.1為某ALU部件的內部邏輯圖，圖中S0、S1為功能選擇控制端，Cin為最低位的進位輸入端，A（A1-A4）和B（B1-B4）是參與運算的兩個數，F（F1-F4）為輸出結果，試分析在S0，S1，Cin各種組合條件下輸出F和輸入A，B，Cin的算術關系。圖B11.1輸入S0S1Cin輸出F000A（傳送）001A加0001010A加B011A減B（A加B加0001）100A加B101A加B加0001110A加1111111A加1111加0001第六章復習題若浮點數用補碼表示，則判斷運算結果是否為規(guī)格化數的方法是______。A階符與數符相同為規(guī)格化數B階符與數符相異為規(guī)格化數C數符與尾數小數點后第一位數字相異為規(guī)格化數D數符與尾數小數點后第一位數字相同為規(guī)格化數下面浮點運算器的描述中正確的句子是：______。A.浮點運算器可用階碼部件和尾數部件實現B.階碼部件可實現加、減、乘、除四種運算C.階碼部件只進行階碼相加、相減操作D.尾數部件只進行乘法和減法運算IEEE754標準規(guī)定的32位浮點數中，符號位為1位，階碼為8位，則它所能表示的最大規(guī)格化正數為______。A．+（2–223）×2+127B．+（1–223）×2+127C．+（2–223）×2+255D．2+127+227如果浮點數用補碼表示，則判斷下列哪一項的運算結果是規(guī)格化數______。A1.11000B0.01110C1.00010D0.01010______表示法主要用于表示浮點數中的階碼。A.原碼B.補碼C.反碼D.移碼（√）移碼表示法主要用于表示浮點數的階碼E，以利于比較兩個指數的大小和對階操作。（×）浮點運算器階碼部件可實現加、減、乘、除四種運算。（√）浮點運算器階碼部件可實現加、減和比較操作。（√）按IEEE754標準，一個浮點數由符號位S，階碼E，尾數m三部分組成。（×）按IEEE754標準，階碼E的值等于指數的基值E加上一個固定偏移量128。

有一個字長為32位的浮點數，符號位1位，階碼8位，用移碼表示；尾數23位，用補碼表示；基數為2。請寫出：（1）最大數的二進制表示；（2）最小數的二進制表示；（3）規(guī)格化數所能表示的數的范圍；（4）最接近于零的正規(guī)格化數與負規(guī)格化數。解：最大正數值是由尾數的最大正數值與階碼的最大正數值組合而成的;最小正數值是由尾數的最小正數值與階碼的最小負數值組合而成的。在負數區(qū)間;最大負數值是由尾數的最大負數值與階碼的最小負數值組合而成的;最小負數值是由尾數的最小負數值與階碼的最大正數值組合而成的。設浮點數格式為X=2E?S，階碼為8位移碼，則階碼的取值范圍為-128~+127；尾數是23位的補碼，則尾數最大正數值為Smax=1-2-23；尾數最小正數值為Smin=2-23。尾數最大負值為-2-23；尾數最小負值為-1。（1）最大數的二進制表示：正數Xmax=2127?（1-2-23）=1111…11000…00 （23個1，104個0）負數Xmax=2-128?（-2-23）=-0.000……0001 （小數點后151個0）（2）最小數的二進制表示：正數Xmin=2-128?2-23=0.000……0001 （小數點后151個0）負數Xmin=2127?（-1）=-10000……000設有兩個浮點數x=2Ex×Sx，y=2Ey×Sy，Ex=(-10)2,Sx=(+0.1001)2,Ey=(+10)2,Sy=(+0.1011)2。若尾數4位，數符1位，階碼2位，階符1位，求x+y=？并寫出運算步驟及結果。解：因為X+Y=2Ex×（Sx+Sy）（Ex=Ey），所以求X+Y要經過對階、尾數求和及規(guī)格化等步驟。對階：△J=Ex－EY=（-10）2－（+10）2=（-100）2所以Ex<EY，則Sx右移4位，Ex+(100)2=(10)2=EY。SX右移四位后SX=0.00001001，經過舍入后SX=0001，經過對階、舍入后，X=2（10）2×（0.0001）2尾數求和：SX+SY0001（SX）+0.1011（SY）SX+SY=0.1100結果為規(guī)格化數。所以：X+Y=2（10）2×（SX+SY）=2（10）2（0.1100）2=（11.00）2設有兩個浮點數N1=2j1×S1,N2=2j2×S2,其中階碼2位，階符1位，尾數四位，數符一位。設：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1×N2，寫出運算步驟及結果，積的尾數占4位，要規(guī)格化結果。解（1）浮點乘法規(guī)則：N1×N2=（2j1×S1）×（2j2×S2）=2（j1+j2）×（S1×S2）碼求和：j1+j2=0（3）尾數相乘：被乘數S1=0.1001，令乘數S2=0.1011，尾數絕對值相乘得積的絕對值，積的符號位=0⊕0=0。N1×N2=20×0.01100011（4）尾數規(guī)格化、舍入（尾數四位）N1×N2=（+0.01100011）2=（+0.1100）2×2（-01）2已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。解：為了便于直觀理解，假設兩數均以補碼表示，階碼采用雙符號位，尾數采用單符號位，則它們的浮點表示分別為：[X]浮=00010，0.11011011[Y]浮=00100，1.01010000求階差并對階：ΔE=Ex–Ey=[Ex]補+[-Ey]補=00010+11100=11110即ΔE為–2，x的階碼小，應使Mx右移2位，Ex加2，[X]浮=00010，0.11011011（11）其中（11）表示Mx右移2位后移出的最低兩位數。尾數和00110110（11）0101010010001010（11）規(guī)格化處理尾數運算結果的符號位與最高數值位為同值，應執(zhí)行左規(guī)處理，結果為1.00010101（10），階碼為00011。舍入處理采用0舍1入法處理，則有00010101+100010110判溢出階碼符號位為00，不溢出，故得最終結果為x+y=2011×(-0.11101010)設[X]補=a0.a1a2···a6，其中ai取0或1，若要x＞–0.5，求a0，a1，a2，···，a6的取值。解答： [–0.5]原=1.1000000 [–0.5]補=1.1000000 [–0.5]移=0.1000000所以，對于負數，即a0=1，則a1=1，且a2～a6任意一個為1即可。對于正數，則a0=0，其他任意，就可滿足條件。若浮點數X的IEEE754標準存儲格式為(41360000)16求其浮點數十進制數值。解：將十六進制數展開，可得二進制數格式為：01000001001101100000000000000000指數e=階碼－127=10000010－01111111=00000011=（3）10包括隱藏位1的尾數1.M=1.01101100000000000000000=1.011011于是有：X=(-1)s*1.M*2e=+(1.011011)2*23=+(1011.011)2=(11.375)10將數（20.59375）10轉換成754標準的32位浮點數的二進制存儲格式。首先分別將整數和分數部分轉換成二進制數：20.59375=10100.10011然后移動小數點，使其在第1，2位之間10100.10011＝=1.010010011*24e＝4于是得到：S＝0，M＝010010011E＝e+127=4+127=131=10000011二進制表示：01000001101001001100000000000000（41A4C000）16將下列十進制數表示成表示成IEEE754標準的32位浮點規(guī)格化數。（1）27/64（2）-27/64解答：（1）27/64=11011X2-6=1.1011X2-2符號位：S=0；階碼值：E=－2＋127＝125=01111101B；尾數：M=10110000000000000000000。浮點數：00111110110110000000000000000000 ＝3ED80000H（2）-27/64=-11011×2-6=-1.1011×2-2符號位：S=1；階碼值：E=－2＋127＝125=01111101B；尾數：M=10110000000000000000000。浮點數：10111110110110000000000000000000 ＝BED80000H將十進制數-0.75表示成單精度的IEEE754標準代碼。解答：-0.75=-0.11B＝-0.11X20=-1.1X2-1；符號位：S=1；階碼值：E=－1＋127＝126=01111110B；尾數：M=10000000000000000000000。按浮點數編碼格式表示為：10111111010000000000000000000000＝BF400000H將IEEE754單精度浮點數0C0B00000H用十進制數表示：解答：將十六進制數展開，可得二進制數格式為：11000000101000000000000000000000符號位S=1；階碼部分值：e＝E－127=129－127＝2；尾數部分：1.M=1.01＝1.25；根據IEEE754標準的表示公式，其數值為——（-1）1×（1.25）×22=-1×1.25×4=-5.0第7章復習題變址尋址方式中，操作數的有效地址等于______。A基值寄存器內容加上位移量 B堆棧指示器內容加上位移量C變址寄存器內容加上位移量 D程序記數器內容加上位移量用某個寄存器中操作數的尋址方式稱為______尋址。A直接B間接C寄存器直接D寄存器間接單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個常需采用______。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式寄存器間接尋址方式中，操作數處在______。A.通用寄存器B.主存單元C.程序計數器D.堆棧程序控制類指令的功能是______。A進行算術運算和邏輯運算 B進行主存與CPU之間的數據傳送C改變程序執(zhí)行順序 D進行CPU和I/O設備之間的數據傳送指令系統(tǒng)采用不同尋址方式的目的是______。A實現存貯程序和程序控制；B縮短指令長度，擴大尋址空間，提高編程靈活性；C可直接訪問外存；D提供擴展操作碼的可能并降低指令譯碼的難度；指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實現______。A堆棧尋址； B程序的條件轉移；C程序的無條件轉移； D程序的條件轉移或無條件轉移；二地址指令中，操作數的物理位置可安排在______。A棧頂和次棧頂B兩個主存單元C一個主存單元和一個寄存器D兩個寄存器以下四種類型指令中，執(zhí)行時間最長的是______。A.RR型指令B.RS型指令C.SS型指令D.程序控制指令運算型指令的尋址與轉移型指令的尋址不同點在于______。A前者取操作數，后者決定程序轉移地址A后者取操作數，前者決定程序轉移地址A前者是短指令，后者是長指令A前者是長指令，后者是短指令（×）指令格式是指令用_十六進制代碼_表示的結構形式。（√）指令格式通常由_操作碼_字段和_地址碼_字段組成。（×）寄存器-寄存器尋址比_寄存器-存儲器_尋址執(zhí)行速度慢。（√）形式指令地址的方式，稱為指令尋址方式，有_順序_尋址和_.跳躍_尋址。（√）指令系統(tǒng)是表征一臺計算機性能的重要因素。（×）指令系統(tǒng)的格式和功能僅影響到機器的硬件結構。（√）RISC指令系統(tǒng)最大特點是：指令條數少；指令長度固定；指令格式和尋址方式種類少。只有取數/存數指令訪問存儲器。（√）指令操作碼字段表征指令的操作特征與功能。（×）尋址方式根據操作數的物理位置不同，多使用SS型。（√）程序控制指令在指令格式中所表示的地址，表示要轉移的是下一條指令的地址。指令格式結構如下所示，試分析指令格式及尋址方式特點。15109540OP目標寄存器源寄存器解：指令格式及尋址方式特點如下：二地址指令。操作碼OP可指定26=64條指令。源和目標都是通用寄存器（可分別指定32個寄存器），所以是RR型指令，兩個操作數均在寄存器中這種指令格式常用于算術邏輯類指令。指令格式結構如下，試分析指令格式及尋址方式特點。15107430OP－源寄存器變址寄存器位移量（16位）解：指令格式與尋址方式特點如下：二地址指令，用于訪問存儲器。操作碼字段可指定64種操作。RS型指令，一個操作數在通用寄存器（共16個），另一個操作數在主存中。有效地址可通過變址尋址求得，即有效地址等于變址寄存器（共16個）內容加上位移量。指令格式如下所示。OP為操作碼字段，試分析指令格式特點。312622181716150OP——源寄存器變址寄存器偏移量OP——源寄存器變址寄存器偏移量解：（1）操作碼字段為6位，可指定26=64種操作，即64條指令。（2）單字長（32）二地址指令。（3）一個操作數在原寄存器（共有16個），另一個操作數在存儲器中（由變址寄存器內容+偏移量決定），所以是RS型指令。（4）這種指令結構用于訪問存儲器。指令格式如下所示，其中OP為操作碼，試分析指令格式特點。1812109540OP———源寄存器目標寄存器解：單字長二地址指令。操作碼字段OP可以指定27=128條指令。源寄存器和目標寄存器都是通用寄存器（可分別指定32個），所以是RR型指令，兩個操作數均存在寄存器中。這種指令結構常用于算術邏輯類指令。指令格式如下所示，OP為操作碼字段，試分析指令格式特點。312622181716150OP————源寄存器變址寄存器偏移量OP————源寄存器變址寄存器偏移量解： （1）操作碼字段為6位，可指定26=64種操作，即64條指令。（2）單字長（32）二地址指令。（3）一個操作數在原寄存器（共16個），另一個操作數在存儲器中（由變址寄存器內容+偏移量決定），所以是RS型指令。（4）這種指令結構用于訪問存儲器。第8章復習題在CPU中跟蹤指令后繼地址的寄存器是______。A主存地址寄存器B程序計數器C指令寄存器D狀態(tài)條件寄存器下面描述的RISC機器基本概念中正確的句子是______。A.RISC機器不一定是流水CPUB.RISC機器一定是流水CPUC.RISC機器有復雜的指令系統(tǒng)D.CPU配置很少的通用寄存器CPU主要包括______。A.控制器 B.控制器、運算器、cacheC.運算器和主存 D.控制器、ALU和主存CPU中至少有如下六類寄存器，除了IR，PC，AR,MBR外，還應有通用寄存器，狀態(tài)條件寄存器。CPU中，保存當前正在執(zhí)行的指令的寄存器為_指令寄存器IR_，保存當前正在執(zhí)行的指令的地址的寄存器為_程序計數器PC_，保存CPU訪存地址的寄存器為_內存地址寄存器AR_。論述CISC和RISC結構的主要特點（1）RISC和CISC是指令系統(tǒng)優(yōu)化設計的兩個截然相反的方向。（2）CISC是指復雜指令系統(tǒng)計算機，它的設計思想是增強指令的功能，設置一些功能復雜的指令，把一些原來由軟件實現的，常用的功能改用硬件的指令系統(tǒng)來實現。（3）RISC是指精簡指令系統(tǒng)計算機，它的設計思想是盡量簡化指令功能，只保留那些功能簡單，能在一個節(jié)拍內執(zhí)行完成指令，較復雜的功能用一段子程序來實現。馮諾依曼體系結構計算機有哪些特點：（1）計算機由運算器、控制器、存儲器、輸入設備和輸出設備五部分組成(2)采用存儲程序的方式，程序和數據放在同一個存儲器中，指令和數據一樣可以送到運算器運算，即由指令組成的程序是可以修改的。(3)數據以二進制碼表示。(4)指令由操作碼和地址碼組成。(5)指令在存儲器中按執(zhí)行順序存放，由指令計數器（即程序計數器PC）指明要執(zhí)行的指令所在的單元地址，一般按順序遞增，但可按運算結果或外界條件而改變。(6)機器以運算器為中心，輸入輸出設備與存儲器間的數據傳送都通過運算器。第9章復習題同步控制是______。A只適用于CPU控制的方式B只適用于外圍設備控制的方式C由統(tǒng)一時序信號控制的方式D所有指令執(zhí)行時間都相同的方式微程序控制器中，機器指令與微指令的關系是______。A每一條機器指令由一條微指令來執(zhí)行；B每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行；C一段機器指令組成的程序可由一條微指令來執(zhí)行；D一條微指令由若干條機器指令組成；由于CPU內部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用______來規(guī)定。A主存中讀取一個指令字的最短時間B主存中讀取一個數據字的最長時間C主存中寫入一個數據字的平均時間D主存中讀取一個數據字的平均時間指令周期是指______。ACPU從主存取出一條指令的時間；BCPU執(zhí)行一條指令的時間；CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間；D時鐘周期時間；為確定下一條微指令的地址，通常采用多路轉移方式，其基本思想是______。A.用程序計數器PC來產生后繼微指令地址B.用微程序計數器μPC來產生后繼微指令地址C.通過微指令順序控制字段的判別字段控制產生后繼微指令地址D.通過指令中指定一個專門字段來控制產生后繼微指令地址操作控制器的功能是______。A.產生時序信號B.從主存取出一條指令C.完成指令操作的譯碼D.從主存取出指令，完成譯碼，并產生有關的操作控制信號，以解釋執(zhí)行該指令（√）同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作（×）同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作（×）同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作（√）同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作（√）微程序設計技術是利用軟件方法設計操作控制的一門技術。（√）CPU從存儲器取出一條指令并執(zhí)行這條指令的時間和稱為指令周期。（×）各種指令的指令周期是相同的。（×）CPU周期也稱為時鐘周期；一個CPU周期包含若干個機器周期。（√）任何一條指令的指令周期至少需要2_個CPU周期。硬布線控制器設計的基本思想和方法是什么？解：硬布線控制器的基本思想是:某一微操作控制信號是指令操作碼譯碼輸出,時序信號和狀態(tài)條件信號的邏輯函數.硬布線器的設計方法是：（1）畫出指令流程圖（2）列出微操作時間表（3）進行微操作信號的綜合，再利用_布爾代數_寫出綜合邏輯表達式（4）然后用_門電路和觸發(fā)器等器件實現。圖9-1為一雙總線結構機器的數據通路。圖9-1：雙總線結構機器的數據通路圖9-2圖9-2為ADDR2，R0指令，SUBR1，R3指令的指令周期流程圖，請列出響應的微操作控制信號。已知某機采用微程序控制方式，其存儲器容量為512×48（位），微程序在整個控制存儲器中實現轉移，可控制微程序的條件共4個，微指令采用直接表示法，后繼微指令地址采用多路轉移方式，如圖所示：微指令中的三個字段分別應多少位？微命令字段判別測試字段下地址字段微命令字段判別測試字段下地址字段←操作控制→←——————順序控制————————→解：假設判別測試字段中每一位為一個判別標志，那么由于有4個轉移條件，故該字段為4位，下地址字段為9位，因為控制容量為512單元，微命令字段是（48–4-9）=35位。某計算機有8條微指令I1—I8，每條微指令所包含的微命令控制信號見下表，a—j分別對應10種不同性質的微命令信號。假設一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。解：為了壓縮指令字的長度，必須設法把一個微指令周期中的互斥性微命令信號組合在一個小組中，進行分組譯碼。經分析，（e,f,h）和（b,i,j）可分別組成兩個小組或兩個字段，然后進行譯碼，可得六個微命令信號，剩下的a,c,d,g四個微命令信號可進行直接控制，其整個控制字段組成如下：01c01b直接控制10f10iacdg11g11j××××××××××4位2位2位XXYALU456987R1R3R2Cp+1-2X3101112求1）寫出1~12的微命令①加法運算 ②減法運算 ③乘法運算④R1->X ⑤R2->X ⑥R3->X⑦R1->Y ⑧R2->Y ⑨R3->Y⑩Bus->R1 ⑾Bus->R2 ⑿Bus->R32）指出互斥性微命令①②③ ④⑤⑥ ⑦⑧⑨ ⑩⑾⑿3）設計微命令格式（設微命令字長14位)操作控制字段操作控制字段測試條件P下址字段微命令字長只有14位，所以操作控制字段不能采用直接控制法。這里采用字段直接編譯法，每個字段需要2位，共4個字段占8位1位P字段，14-8-1=5位，5位下址字段第10章復習題計算機系統(tǒng)中的存貯器系統(tǒng)是指______。ARAM存貯器 BROM存貯器 C主存貯器 D主存貯器和外存貯器存儲器是計算機系統(tǒng)中的記憶設備，它主要用來存放______。A.數據 B.程序 C.微程序 D.數據和程序存儲單元是指______。A存放一個二進制信息位的存貯元 B存放一個機器字的所有存貯元集合C存放一個字節(jié)的所有存貯元集合 D存放兩個字節(jié)的所有存貯元集合；相聯存貯器是按______進行尋址的存貯器。A地址方式B堆棧方式C內容指定方式D地址方式與堆棧方式雙端口存儲器所以能高速進行讀/寫，是因為采用______。A高速芯片B兩套相互獨立的讀寫電路C流水技術D新型器件雙端口存儲器在______情況下會發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同 B.左端口與右端口的地址碼相同C.左端口與右端口的數據碼不同 D.左端口與右端口的數據碼相同主存貯器和CPU之間增加cache的目的是______。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的數量D既擴大主存貯器容量，又擴大CPU中通用寄存器的數量采用虛擬存貯器的主要目的是______。A提高主存貯器的存取速度；B擴大主存貯器的存貯空間，并能進行自動管理和調度；C提高外存貯器的存取速度；D擴大外存貯器的存貯空間；在虛擬存貯器中，當程序正在執(zhí)行時，由______完成地址映射。A程序員 B編譯器 C裝入程序 D操作系統(tǒng)常用的虛擬存儲系統(tǒng)由______兩級存儲器組成，其中輔存是大容量的磁表面存儲器。A.cache—主存B.主存—輔存C.cache—輔存D.通用寄存器—主存

某SRAM芯片，存儲容量為64K×16位，該芯片的地址線數目為16，數據線數目為_16_。某RAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數目應是19_。某DRAM芯片，其存儲容量為512K×8位，該芯片的地址線數目為19，數據線數目為_8_。某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是_0—2M。某計算機字長32位，其存儲容量為4MB，若按字編址，它的尋址范圍是0--1M。某機字長32位，存儲容量為1MB，若按字編址，它的尋址范圍是_0—256K。某機字長32位，存儲容量64MB，若按字編址，它的尋址范圍是_0—16MB。某計算機字長32位，其存儲容量為16MB，若按雙字編址，它的尋址范圍是0—8M。某計算機字長16位，它的存貯容量是64K，若按字編址，那么它的尋址范圍是0~32K計算機系統(tǒng)中，下列部件都能夠存儲信息：①主存②CPU內的通用寄存器③cache④磁帶⑤磁盤。按照CPU存取速度排列，由快到慢依次為A____②③①⑤④__，其中，內存包括B___①③___；屬于外存的是C__④⑤____。（×）相聯存儲器是按地址訪問的存儲器，在cache中用來存放塊表。（√）動態(tài)存貯器的刷新一般有集中式_、分散式_和異步式_三種方式。（√）SRAM速度比DRAM快，但集程度不如后者高。（×）多級存儲體系結構是為了解決存儲器的速度問題。（√）Cache是為了解決CPU和主存之間速度不匹配而采用的一項重要硬件技術。（√）主存與cache的地址映射有全相連、直接相連、組相連_三種方式。（×）主存與cache的全相連地址映射，命中率高，代價低。（×）主存與cache的直接相連地址映射，命中率高，成本低。（√）主存與cache的組相連方式，靈活、命中率高、硬件投資少。（×）EPROM是指讀寫存儲器。

以知cache命中率H=0.98，主存比cache慢四倍，以知主存存取周期為200ns，求cache/主存的效率和平均訪問時間。解：R=Tm/Tc=4；Tc=Tm/4=50nsE=1/[R+（1-R）H]=1/[4+（1-4）×0.98]=0.94Ta=Tc/E=Tc×[4-3×0.98]=50×1.06=53ns。已知cache/主存系統(tǒng)效率為85%，平均訪問時間為60ns，cache比主存快4倍，求主存儲器周期是多少？cache命中率是多少？解：因為：ta=tc/e所以：tc=ta×e=60×0.85=510ns(cache存取周期)tm=tc×r=510×4=204ns(主存存取周期)因為：e=1/[r+(1–r)H]所以：H=2.4/2.55=0.94CPU執(zhí)行一段程序時，cache完成存取的次數為3800次，主存完成存取的次數為200次，已知cache存取周期為50ns,主存為250ns,求cache/主存系統(tǒng)的效率和平均訪問時間。解：命中率H=Ne/（NC+Nm）=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5訪問效率：e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%平均訪問時間：ta=tc/e=50ns/0.833=60nsCPU執(zhí)行一段程序時，cache完成存取的次數為5000次，主存完成存取的次數為200次。已知cache存取周期為40ns，主存存取周期為160ns。求：(1)．ache命中率H，(2)．Cache/主存系統(tǒng)的訪問效率e，(3)．平均訪問時間Ta。解：=1\*GB3①命中率H=Nc/（Nc+Nm）=5000/（5000+200）=5000/5200=0.96=2\*GB3②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4訪問效率：ｅ＝１／［r+(1-r)h］＝1／[4+(1-4)×0.96］＝89.3℅=3\*GB3③平均訪問時間Ｔａ＝Ｔｃ／ｅ＝40／0.893＝45ns某計算機系統(tǒng)的內存儲器由cache和主存構成，cache的存取周期為45納秒，主存的存取周期為200納秒。已知在一段給定的時間內，CPU共訪問內存4500次，其中340次訪問主存。問：(1)cache的命中率是多少？(2)CPU訪問內存的平均時間是多少納秒？(3)Cache-主存系統(tǒng)的效率是多少？解：cache的命中率H===0.92CPU訪存的平均時間Ta=H·Tc+(1-H)Tm=0.92×45+(1-0.92)×200=57.4nsCache-主存系統(tǒng)的效率e===0.78=78%設某流水線計算機有一個指令和數據合一的cache，已知cache的讀寫時間為10ns，主存的讀寫時間為100ns，取指的命中率為98%，取數據的命中率為95%，在執(zhí)行程序時，有1/5的指令需要存取一個操作數。為簡化起見，假設指令流水線在任何時候都不阻塞。問設置cache后，與無cache比較，計算機的運算速度可提高多少倍？解答： Ta=Tc*h+Tm*(1-h) Ta指=10*0.98+100*0.02=11.8Ta數=10*0.95+100*0.05=14.5Ta=11.8*1+14.5*0.2=14.7(100*6/5)/14.7=88-1=7所以，提高7倍。設有一個Cache的容量為2K字，每塊16字，在直接映象方式下，求:(1)該Cache可容納多少個塊?(2)如果主存的容量為256K字,則有多少個塊?(3)主存的地址格式?Cache的地址格式?(4)主存中的第032AB單元映象到Cache中哪一塊?解：(1)Cache可容納的塊數為:2K/16=27=128(塊)(2)主存的可容納的塊數為:256K/16=214(塊)(3)主存地址格式為:塊內地址塊內地址(4位)區(qū)內塊號(7位)區(qū)號(7位)Cache地址格式為:塊內地址塊內地址(4位)區(qū)內塊號(7位)(4)主存中的032ABH單元:032ABH=(00000011001010101011)26區(qū)42塊6區(qū)42塊11字在一個采用組相聯映射方式的Cache系統(tǒng)中，主存和Cache均按字節(jié)編址，按字訪問，字長為64位。Cache的容量為256KB，主存的容量為64MB。Cache的每一組有8塊，每塊有8個字。要求采用按地址訪問方式構成相聯目錄表，實現主存地址到Cache地址的變換，并采用8個相等比較電路。給出主存和Cache的地址格式，并標出各字段長度.(2)計算相聯目錄表的個數。解：相聯目錄表的地址個數是29＝512個設計每個相聯目錄表所存內容的格式，并標出每一個字段的長度。(4)計算每個比較電路的位數。解：每個比較電路的位數是11位。(5)Cache地址的哪些字段可從主存地址直接得到？哪些字段必須從相聯目錄表得到？解：Cache地址組號g字段和塊內地址w可從主存地址直接得到，組內塊號b字段必須從相聯目錄表得到。一個程序共有5個頁面組成，在程序執(zhí)行過程中，頁面地址流如下，P1、P2、P1、P5、P5、P1、P3、P4、P3、P4，假設在程序執(zhí)行過程中分配給這個程序的主存儲器只有3個頁面。（1）給出用FIFO、LRU、OPT三種頁面替換算法對這3個主存的調度情況表，并統(tǒng)計頁面命中次數。（2）計算LRU頁面替換算法的頁面命中率。已知某8位機的主存采用半導體存貯器，地址碼為18位，若使用4K×4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：若每個模塊為32K×8位，共需幾個模塊條？每個模塊內共有多少片RAM芯片？主存共需多少RAM芯片？解：（1）由于主存地址碼給定18位，所以最大存儲空間為218=256K，主存的最大容量為256KB。現每個模塊條的存儲容量為32KB，所以主存共需256KB/32KB=8個模塊條。（2）每個模塊條的存儲容量為32KB，現使用4K×4位的RAM芯片拼成4K×8位（共8組），用地址碼的低12（A0——A11）直接接到芯片地址輸入端，然后用地址的高3位（A14——A12）通過3：8譯碼器輸出分別接到8組芯片的選片端。共有8×2=16個RAM芯片。（3）據前面所得，共需8個模塊條，每個模條上有16片芯片，故主存共需8×16=128片RAM芯片。已知某16位機的主存采用半導體存貯器，地址碼為18位，若使用8K×8位SRAM芯片組成該機所允許的最大主存空間，并選用模塊條結構形式。問：（1）若每個模塊條為32K×16位，共需幾個模塊條?（2）每個模塊內共有多少片RAM芯片?（3）主存共需多少RAM芯片？解：（1）由于主存地址碼給定18位，所以最大空間為218=256K，主存的最大容量為256K*16位。現在每個模塊條的存貯容量為32K×16位，所以主存共需256K/32K=8塊模塊條。（2）每個模塊板的存貯容量為32K×16位，現用8K×8位的SRAM芯片。每塊模塊條采用位擴展與字擴展相結合的方式：即用2片SRAM芯片拼成8K×16位（共4組），用地址碼的低13位（A0~A12）直接接到芯片地址輸入端，然后用地址碼的高2位（A13~A14）通過2：4譯碼器輸出分別接到4組芯片的片選端。共4×2=8個SRAM（3）根據前面所得，共虛8個模塊條，每個模塊條上有8片芯片，故主存共需8×8=64片芯片（SRAM）。用16K×1位的DRAM芯片構成64K×8位的存貯器。要求：畫出該寄存器組成的邏輯框圖。設存貯器讀/寫周期均為0.5μs，CPU在1μs內至少要訪存一次。試問采用哪種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存貯單元刷新一遍，所需實際刷新時間是多少？解：（1）根據題意，存貯器總量為64KB，故地址線總需16位?，F使用16K×1位的動態(tài)RAM芯片，共需32片。芯片本身地址線占14位，2位經過譯碼形成4個片選邏輯。所以采用位擴展與字擴展結合的方法來組成整個存貯器，其組成邏輯框圖如圖10-1，其中使用一片2：4譯碼器。圖10-1（2）根據已知條件，CPU在1μs內至少需要訪存一次，所以整個存貯器的平均讀/寫周期與單個存貯器片的讀/寫周期相差不多，應采用異步刷新比較合理。對動態(tài)MOS存貯器來講，兩次刷新的最大時間間隔是2ms。RAM芯片讀/寫周期為0.5μs，假設16K×1位的RAM芯片由1