UCC3895芯片內(nèi)部原理解析

先根據(jù)英文Datasheet描述芯片各個(gè)引腳的功能。圖1UCC3895內(nèi)部原理框圖一、引腳功能表1引腳功能描述引腳名稱及序號(hào)I/O功能描述ADS11I自適應(yīng)延遲設(shè)定，即用于設(shè)定最大、最小可調(diào)輸出延遲死區(qū)時(shí)間的比例。CS12I用于逐周限流的電流采樣輸入以及作為過流比較器輸入。CT7I外接晶振定時(shí)電容以設(shè)定開關(guān)頻率。UCC3895的晶振通過一個(gè)可設(shè)定的電流給定時(shí)電容充電。DELAB9I在互補(bǔ)輸出端設(shè)定延遲。DELAB可調(diào)整OUTA和OUTB之間的死區(qū)時(shí)間。DELCD10I在互補(bǔ)輸出端設(shè)定延遲。DELCD可調(diào)整OUTC和OUTD之間的死區(qū)時(shí)間。EAOUT2I/O誤差放大器輸出。EAP20I誤差放大器的同相輸入端，為保證芯片正常工作，此引腳需保持3.6V以下。EAN1I誤差放大器的反相輸入端，為保證芯片正常工作，此引腳需保持3.6V以下。GND5-除輸出級(jí)外芯片所有電路的接地端。OUTA18O4個(gè)輸出，能輸出100mA電流的互補(bǔ)MOS驅(qū)動(dòng)器。OUTB17OOUTC14OOUTD13OPGND16-輸出級(jí)接地端。RAMP3IPWM比較器的反相輸入端。REF4O輸出電壓5V±1.2%，5mA的參考電壓。引腳需對(duì)GND接一個(gè)0.1uF的低ESR、低ESL的電容。使用的電容總?cè)萘坎荒艹^1.0uF。RT8I用于設(shè)定開關(guān)頻率的定時(shí)電阻引腳。SS/DISB19I軟啟動(dòng)/使能，此引腳包含兩個(gè)獨(dú)立的功能。SYNC6I/O晶振同步，引腳是即可作輸入也可作輸出。VDD15I芯片供電輸入引腳。VDD需對(duì)GND接一個(gè)最小為1.0uF的低ESR、低ESL的電容。二、各部分電路原理1.晶振工作原理圖2晶振原理框圖（1）芯片獲得供電前，電容CT電壓為0V，上電后U1、U2開始工作，其中U2輸入端差模電壓>0，因而其輸出端為高電平，即觸發(fā)器TR1的復(fù)位端R為高電平,其輸出端Q復(fù)位為低電平，因此MOS管Q2截止，Q1導(dǎo)通，此時(shí)VREF可通過Q1給定時(shí)電容CT充電；（2）定時(shí)電容CT上的電壓以恒定速率（充電電流恒定為8*IRT）開始上升,當(dāng)電容上升至2.5V時(shí)，U1輸出端電平由低電平翻轉(zhuǎn)為高電平，即觸發(fā)器TR1的置位端S為高電平，其輸出端Q置位為高電平。此時(shí)，Q1截止，Q2、Q3導(dǎo)通，CT的電壓迅速被拉低至0.2V以下，使U2輸出端由低電平翻轉(zhuǎn)為高電平，重復(fù)上述步驟（1）的動(dòng)作。通過步驟（1）、（2），晶振能輸出穩(wěn)定的方波，維持芯片開關(guān)頻率的正常。其流程圖及時(shí)序圖見圖3、圖4圖3晶振工作流程圖圖4晶振時(shí)序圖2.驅(qū)動(dòng)輸出的產(chǎn)生原理TR2、TR3、TR4是具有異步置位、復(fù)位端的維持阻塞D觸發(fā)器，其真值表如下所示：表2D觸發(fā)器真值表RSCPDQn+1功能10XX0復(fù)位01XX1置位11XXX不允許00↑00置000↑11置1000XQn保持芯片正常工作時(shí)有：（1）U5、U6、U7的輸出都是高電平，所以A4輸出低電平。（2）過流保護(hù)比較器U4輸出低電平。（3）供電正常，基準(zhǔn)正常，在SS腳電壓沒有上升到0.5V前，U5輸出低電平，A4輸出高電平，觸發(fā)器TR5被清零，即Q端輸出低電平，端輸出高電平。隨著SS腳電壓上升，U5輸出高電平，A4輸出低電平，TR5狀態(tài)保持。即芯片正常工作后，TR5保護(hù)前一時(shí)刻的輸出狀態(tài)始終為Q端輸出低電平，端輸出高電平。（4）綜合（1）（2）（3），或門O1的輸出端在正常工作時(shí)輸出低電平，所以，根據(jù)表2，可知TR2的Q端輸出低電平，端輸出高電平。（5）另外，U3、U9在正常工作時(shí)輸出都是高電平，因此用1表示。綜上所述，可以將正常工作時(shí)參與驅(qū)動(dòng)產(chǎn)生的原理框圖簡(jiǎn)化成下圖所示：圖5正常工作原理框圖簡(jiǎn)化圖

為方便理解，忽略DELAYA、B、C、D的延遲功能。圖5中，輸出驅(qū)動(dòng)OUTA、OUTB的產(chǎn)生僅與TR1有關(guān)，而OUTC、OUTD的產(chǎn)生則要復(fù)雜許多：首先，誤差放大器EAOUT與RAMP比較，產(chǎn)生PWM信號(hào)輸入至與非門A1的B端；然后，A1輸入端的三個(gè)信號(hào)進(jìn)行與的比較，產(chǎn)生的輸出送至與門A2的B端，A2的B端與TR3的Q端進(jìn)行與操作，在TR4S產(chǎn)生置位信號(hào)；再之，A3的B端（TR3）與A1的輸出進(jìn)行與操作，在TR4R產(chǎn)生復(fù)位信號(hào)；最后，根據(jù)不同時(shí)刻的RS，確定OUTC、OUTD信號(hào)。在沒有正常工作前，TR1S是高電平，根據(jù)TR2接法及表2,可知TR2Q是高電平，TR2為低電平，TR3Q高電平，TR3及TR3D為低電平。根據(jù)此狀態(tài)，當(dāng)TR2S為低電平（即芯片開始有輸出）時(shí)，其驅(qū)動(dòng)信號(hào)產(chǎn)生時(shí)序如下圖6所示：圖6輸出時(shí)序圖（不包含延遲）3.驅(qū)動(dòng)延遲功能的實(shí)現(xiàn)原理根據(jù)圖7，可以推導(dǎo)出DELAB/DELCD的電壓值：（1）延遲時(shí)間由DELAB/DELCD所接的電阻RDEL及上式（1）的VDEL決定，公式如下：（2）由式（2）可知，電阻RDEL確定，延遲時(shí)間由帶載情況決定。帶載越大，VCS越大，那么VDEL就越大，而延遲時(shí)間tDELAY就越小，反之tDELAY越大。根據(jù)圖5的原理框圖可知，與門A9的B、C端存在延遲時(shí)，其輸出的上升沿是在C端的上升沿開始，下降沿則是在B端的下降沿結(jié)束。OUTB則是輸出的上升沿是在B端的上升沿開始，下降沿則是在C端的下降沿結(jié)束。OUTC、OUTD的死區(qū)調(diào)整過程與OUTA、OUTB類似。因此，增加死區(qū)調(diào)整的OUTA、OUTB如下圖8所示：圖7自適應(yīng)延遲時(shí)間的設(shè)定原理框圖圖8死區(qū)調(diào)整時(shí)序圖4.PWM調(diào)制原理當(dāng)電源輸出帶載增大或減小時(shí)，會(huì)帶導(dǎo)致U2的輸出電壓上升或下降，此時(shí)，芯片占空比會(huì)增大或減小，這樣就起到了PWM調(diào)制的作用。5.異常保護(hù)原理保護(hù)電路框圖見圖9.（1）SS引腳拉低保護(hù)當(dāng)SS腳電壓被拉低至0.5V以下，U2的輸出將被關(guān)閉，導(dǎo)致U9輸出低電平，進(jìn)而導(dǎo)致A6~A9輸出被迅速關(guān)閉，此功能即為SS的Disable功能；同時(shí)，SS腳低0.5V時(shí)，會(huì)使A4輸出高電平，進(jìn)而或門O1輸出高電平，TR2為低電平，這樣A6~A9輸出也會(huì)被關(guān)閉。（2）供電欠壓及參考電壓異常保護(hù)當(dāng)供電欠壓（<9V）或參考電壓欠壓（<4V），那么U7或U