第5章時序邏輯電路

第5章時序邏輯電路5.1時序邏輯電路的特點和表示方法5.2時序電路的分析方法5.6時序電路的設計方法5.3寄存器5.4計數器邏輯電路：組合邏輯電路時序邏輯電路區(qū)別：邏輯功能：組合：任一時刻的輸出僅與當時的輸入有關；時序：不僅與當時輸入有關，還與電路原來狀態(tài)有關。結構：組合：無存儲電路，無記憶功能；時序：有存儲電路，保存電路原來狀態(tài)，有記憶功能。5.1時序邏輯電路的特點時序邏輯電路的框圖表示tn和tn+1：兩個相鄰的離散時間。現在的輸入信號現在的輸出信號存儲電路現在的輸入信號存儲電路現在的輸出信號F(tn

)=W[X(tn

),Q(tn

)]

(5-1)輸出方程Z(tn)=H[X(tn),Q(tn)](5-3)驅動方程

Q(tn+1

)=G[Z(tn),Q(tn)](5-2)狀態(tài)方程時序電路分類

按觸發(fā)方式分兩類同步時序電路：所有觸發(fā)器共用一個時鐘信號，即所有觸發(fā)器的狀態(tài)轉換發(fā)生在同一時刻。異步時序電路：至少有一個觸發(fā)器的時鐘信號與其他觸發(fā)器不同，各觸發(fā)器的狀態(tài)變化不同步。時序電路分類

按輸出方式分兩類米里型：Z=g(X，Q)輸出不僅取決于存儲電路狀態(tài)，還與外部輸入有關。莫爾型：Z=g(Q)輸出僅取決于存儲電路狀態(tài)，與外部輸入無關。莫爾型電路是米利型電路的一個特例。時序電路的邏輯功能表示法邏輯表達式F(tn

)=W[X(tn

),Q(tn

)]

(5-1)輸出方程Z(tn)=H[X(tn),Q(tn)](5-3)驅動方程

Q(tn+1

)=G[Z(tn),Q(tn)](5-2)狀態(tài)方程時序電路的邏輯功能表示法狀態(tài)轉換表、狀態(tài)圖、時序圖(工作波形圖)以上四種表示方法從不同側面突出了時序電路的邏輯功能，它們本質上是相通的，可相互轉換。在實際中根據需要選用。例5-1、分析圖5-2所示時序電路的邏輯功能。⑴根據圖5-2所示邏輯圖寫出：輸出方程時鐘方程：CP1=CP2=CP3=CP驅動方程：J1=1K1=15.2時序電路的分析方法例5-1J1=1K1=1⑵將驅動方程代入JK觸發(fā)器的特性方程中求得狀態(tài)方程：輸出方程例5-1⑶求狀態(tài)轉換表和狀態(tài)轉換圖，畫波形圖。設電路的初始狀態(tài)將這一結果作為新的初始狀態(tài)，再代入狀態(tài)方程和輸出方程…。將結果添入表中得到狀態(tài)轉換表。0000000000001111000110111000001001010011100101000000001010011100101123456FCP順序表5-2例5-1的狀態(tài)轉換表例5-1由狀態(tài)轉換表很容易畫出狀態(tài)轉換圖例5-1Q1Q2Q3F圖5-7例5-1的波形圖CP12345671000110功能：同步六進制加計數器。有效狀態(tài)無效狀態(tài)有效循環(huán)能夠自啟動000001010011100101Q3Q2Q1110111給定電路寫時鐘方程輸出方程驅動方程狀態(tài)方程特性方程計算CP觸發(fā)沿狀態(tài)表時序圖狀態(tài)圖概括邏輯功能，檢查自啟動總結：分析步驟5.2時序電路的分析方法已知邏輯圖，分析邏輯功能。例5-2試分析圖5-5所示時序電路的邏輯功能。解：⑴根據圖5-5寫出：驅動方程時鐘方程

CP1=CP2=CP

輸出方程

例5-2⑶根據以上方程計算得狀態(tài)表。輸出方程

中求得狀態(tài)方程：⑵將驅動方程代入JK觸發(fā)器的特性方程例5-2

表5-3例5-2的狀態(tài)表X

000000010000000001101111000001010011100101110111F⑷確定邏輯功能：X=0，回到00狀態(tài)，且F=0；只有連續(xù)輸入四個或四個以上個1時，才使F=1否則F=0。故該電路稱作1111序列檢測器。例5-3試分析圖5-7所示時序電路的邏輯功能。時鐘方程：

CP1=CP3=CP↓CP2=Q1↓輸出方程：

K1=1J2=K2=1

K3=1驅動方程：CP下降沿方程有效

Q1下降沿方程有效CP下降沿方程有效驅動方程代入特性方程得狀態(tài)方程：例5-3

K1=1J2=K2=1K3=1輸出方程：

表5-4例5-3狀態(tài)轉換表↓↓↓↓↓↓↓↓111010010000101110111↓↓↓↓↓↓↓↓↓↓↓↓0000100101001110000000000101001110012345CP3CP2

CP1FCP順序CP↓

Q1↓CP↓例5-3CPQ1Q2Q3圖5-9例5-3的波形圖狀態(tài)轉換圖例5-3功能：異步五進制加計數器。波形圖時序邏輯電路的設計是分析的逆過程。已知設計要求，求滿足要求的邏輯電路。5.3時序邏輯電路的設計方法設計步驟⑴畫原始狀態(tài)轉換圖或狀態(tài)轉換表根據功能要求確定輸入變量、輸出變量以及狀態(tài)的個數，列原始狀態(tài)表或畫原始狀態(tài)圖。實現時序控制功能所需記憶的“事件”個數決定了時序邏輯電路的有效“狀態(tài)”個數。有時難以明確地直接歸納出所需記憶的“事件”個數，所以一般先根據直覺估算“狀態(tài)”數，列出原始狀態(tài)表或狀態(tài)圖，然后化簡。⑵狀態(tài)化簡分析原始狀態(tài)表或狀態(tài)圖可能會發(fā)現：不同狀態(tài)在相同輸入時產生相同輸出，并轉換到相同的新狀態(tài)，則這些不同的“狀態(tài)”可能記憶的是同一個“事件”，即狀態(tài)“等價”。等價狀態(tài)合并成一個狀態(tài)。列出最簡狀態(tài)表或狀態(tài)圖。設計步驟設計步驟⑶確定觸發(fā)器的數目、類型，并進行狀態(tài)分配（編碼）：根據2n≥M>2n-1，確定觸發(fā)器的數目n編碼方案不同，最終設計的電路結構也不同編碼方案選擇得當，電路會簡單⑷求輸出方程、狀態(tài)方程、驅動方程。根據狀態(tài)表畫各觸發(fā)器的次態(tài)卡諾圖和輸出卡諾圖，寫出狀態(tài)方程和輸出方程；狀態(tài)方程與觸發(fā)器的特性方程比較，得到各觸發(fā)器的驅動方程。設計步驟⑸按照驅動方程和輸出方程畫出邏輯圖。⑹檢查所設計的電路能否自啟動如果不具備自啟動能力，重新考慮卡諾圖中無關項取值或重新分配狀態(tài)。設計步驟例5-4：試設計一個五進制加法計數器。解：由于計數器能夠在時鐘脈沖作用下，自動地依次從一個狀態(tài)轉換到下一個狀態(tài)，所以計數器無信號輸入，只有進位輸出信號。令進位輸出C=1表示有進位輸出

C=0表示無進位輸出具體步驟⑴畫狀態(tài)轉換圖或狀態(tài)轉換表。五進制加法計數器應有五個有效狀態(tài)。具體步驟⑵狀態(tài)分配：五個狀態(tài)，應用三個觸發(fā)器。八種組合中取五種組合得二進制編碼的狀態(tài)轉換圖。

Q2Q1Q0

具體步驟⑶求狀態(tài)方程、驅動方程、輸出方程根據圖5-51，畫出次態(tài)卡諾圖和進位輸出的卡諾圖(圖5-52)，并將其分解成小卡諾圖(圖5-53)。具體步驟具體步驟⑷狀態(tài)方程的形式，應與選用的觸發(fā)器的特性方程的形式相似。以便于狀態(tài)方程和特性方程對比，求出驅動方程。

具體步驟⑸根據驅動方程和輸出方程畫出邏輯圖具體步驟⑹檢查能否自啟動，結果為能自啟動若選用D觸發(fā)器，狀態(tài)方程為

進而求得驅動方程：

根據驅動方程和輸出方程畫出的D觸發(fā)器構成的計數器如圖所示。

檢查結果能自啟動。狀態(tài)轉換圖如圖所示。5.4寄存器在數字系統(tǒng)和計算機中，經常要把一些數據信息暫時存放起來，等待處理。寄存器：暫時寄存數碼的邏輯器件。寄存器內部的記憶單元：觸發(fā)器。一個觸發(fā)器可以存儲一位二進制數，N個觸發(fā)器就可以存儲N位二進制數。數碼寄存器、鎖存器及移位寄存器。作用電子數字計算機：存放參與運算的數據、結果、指令、地址等。各類數字系統(tǒng)：存放數據、特定意義的代碼功能接收數碼存放數碼

輸出數碼

組成觸發(fā)器

門電路

時序邏輯電路分類數碼寄存器：存放一組二進制代碼。移位寄存器：二進制代碼左移或右移。寄存器的作用、功能、分類及組成數碼寄存器具有雙拍和單拍兩種工作方式。雙拍：接收數碼時，先清零，再接收數碼。單拍：只需一個接收脈沖就可完成接收數碼。集成數碼寄存器幾乎都采用單拍工作方式。數碼寄存器要求所存的代碼與輸入代碼相同，故由D觸發(fā)器構成。

⒈數碼寄存器在時鐘脈沖CP上升沿到來時，實現數據的并行輸入-并行輸出。

⒈數碼寄存器⒉鎖存器特點：鎖存信號沒到來時，鎖存器的輸出狀態(tài)隨輸入信號變化而變化（相當于輸出直接接到輸入端，即“透明”），當鎖存信號到達時，鎖存器輸出狀態(tài)保持鎖存信號跳變時的狀態(tài)。D=0，得Q=0；CP由1變0前，由于CP=0，將D和信號封鎖住，基本RS觸發(fā)器的輸出狀態(tài)不變，實現了鎖存功能。實際上就是電平觸發(fā)的D觸發(fā)器。CP=1，Q向D看齊，否則保持。當CP=1時，兩個與或非門構成基本RS觸發(fā)器：D=l，得Q=1⒉鎖存器當CP由1變0時，即鎖存信號到達時，Q的狀態(tài)被鎖存。如圖為八位D鎖存器74LS373的邏輯圖。三態(tài)輸出。E=1時，輸出為高阻。在CP=l，E=0時，Q=D。⒉鎖存器只有輸出使能信號E=0時，才有信號輸出；⒉鎖存器圖5-12八位D鎖存器引腳圖引子：計算機系統(tǒng)中，除了希望寄存器具有數據存儲功能外，還需要實現“移位”功能。例如：將計算機內的并行數據從USB口一位位順序輸出（串行輸出），或者外部數據一位位輸入（串行輸入）。⒊移位寄存器⒊移位寄存器移位寄存器不僅可以存儲代碼，還可將代碼移位。⑴四位右移移位寄存器的原理：用途：數據傳輸方式的轉換1個串行輸入端D0；Q3-Q0并行輸出端；Q3-Q0任一個可作串行輸出端。⑵四位雙向移位寄存器74194的邏輯圖

清零保持右移左移送數××0001101101111工作狀態(tài)S1

S0表5-474194的工作狀態(tài)表特點：①兼有串行和并行輸入方式，左移時，串行數據從DSL輸入；右移時，串行數據從DSH輸入；置數時，并行數據從D3～D0輸入。②兼有串行和并行輸出方式，左移時，串行數據可從Q3輸出；右移時，串行數據可從Q0輸出；而Q3～Q0同時輸出即可看作并行輸出端。⑵四位雙向移位寄存器74194的邏輯圖

74194的外引腳排列圖例5-5試分析圖5-17所示電路的邏輯功能。解：兩片74194組成八位右移移位寄存器。并行輸入數據為0N1N2N3N4N5N6N7，右移串行輸入數據為SR=1。0N1N2N3N4N5N6N710S1S0=01→右移N7N6N5N4N3N2N10001S1S0=11→送數10N1N2N3N4N5N6110N1N2N3N4N511

10

N1N2N3N41111

0N1N2N31111

10N1N21111

110N1111111101啟動命令ST=0使S1S0=11→送數。交互5.5計數器計數：記憶輸入脈沖個數。計數器：具有計數功能的電路。用途：計數器是現代數字系統(tǒng)中不可缺少的組成部分。主要用于計數、定時、分頻和進行數字計算等。如各種數字儀表（萬用表、測溫表），各種數字表、鐘等。⒈計數器的分類鐘控方式：同步計數器：所有觸發(fā)器的時鐘由同一個計數脈沖控制；異步計數器：至少有一個觸發(fā)器的時鐘與其他不同。⒈計數器的分類計數容量（模：計數狀態(tài)的個數)N進制：N≥2叫做計數器的容量或模。電路有N個狀態(tài)，就叫N進制計數器。二進制：N=2。

n位二進制計數器，共有2n

個狀態(tài)。十進制：N=10。1位十進制計數器應有10個狀態(tài)；2位十進制計數器應有100個狀態(tài)；

n位十進制計數器應有10n個狀態(tài)。⒈計數器的分類數值增減：加法計數器：隨計數脈沖的輸入遞增計數。減法計數器：隨計數脈沖的輸入遞減計數。可逆計數器：隨計數脈沖的輸入可增可減地計數。目前，集成計數器的種類很多，無需用戶用觸發(fā)器組成計數器，因此本節(jié)主要介紹集成計數器。

⒉集成計數器⑴二進制計數器⑵8421編碼十進制計數器(CC40160)⑶二—五—十進制異步加法計數器⑷可逆(加/減)計數器⑸用中規(guī)模集成計數器構成任意進制計數器⑹移位寄存器型計數器⑺扭環(huán)型計數器⑴二進制計數器四位同步二進制加法計數器74161電路清零端預置數端(送數)74161的功能表⑴二進制計數器表5-574161功能表LLLLD0D1D2D3計數保持保持Q0Q1Q2Q3輸出L××××××××HL××↑D0D1D2D3HHHH↑××××HHL××××××HH×L×××××CrLDPTCPD0D1D2D3輸入74161的功能①異步清0：當，輸出立即清0；優(yōu)先級最高（第一行）②同步預置：即無效前提下，，在CP上升沿時刻，Q3Q2Q1Q0=D3D2D1D0；優(yōu)先級僅次于（第二行）③計數：前提下，使能端有效P=T=1時，正常計數，Q3Q2Q1Q0循環(huán)輸出0000-0001…1111-0000，4位二進制即16進制計數器；QCC進位輸出信號，QCC=Q3Q2Q1Q0T，Q3Q2Q1Q0T均為1時，產生進位脈沖。74161的功能Q3Q2Q1Q0和QCC的對應波形圖。④保持：前提下，T和P只要有1個為0，就禁止計數，輸出狀態(tài)保持不變。74161的邏輯符號和外引腳圖⑴二進制計數器74161的邏輯符號⑴二進制計數器74161的波形圖⑵8421編碼十進制計數器8421編碼十進制計數器74160是TTL型十進制加法計數器。CC40160是MOS型十進制加法計數器。邏輯功能及引腳排列圖完全一致。除進制不同，其他功能與161相同。CC40160功能表如表5-6所示。表5-6CC40160功能表⑵8421編碼十進制計數器LLLLD0D1D2D3計數保持保持Q0Q1Q2Q3輸出L××××××××HL××↑D0D1D2D3HHHH↑××××HHL××××××HH×L×××××CrLDEPETCPD0D1D2D3輸入CC40160的波形圖如圖5-30所示。⑵8421編碼十進制計數器CC40160的外引腳排列圖如圖5-31所示。⑵8421編碼十進制計數器⑶二—五—十進制異步加法計數器二—五—十進制異步加法計數器74290（T1290）的邏輯圖如圖所示。

二進制計數五進制計數器復位置位74290：實現8421碼模10計數74290：實現5421碼模10計數1100101110101001100001000011001000010000Q0Q3Q2Q15421表5-7是74290的功能表。⑶二—五—十進制異步加法計數器↓↓↓↓××××CPCP00CPCPQ0Q3

CP××××××××CP0

CP1有01111×00×S9（1）S9（2）二進制計數五進制計數8421碼十進制計數5421碼十進制計數1001100100000000Q3Q2Q1Q0輸出有0×00×1111R0（1）R0（2）輸入表5-774290功能表74290的功能①異步置9：S9（1）和S9（2）全為1時，異步置9，輸出為1001；優(yōu)先級最高。②異步清0：S9（1）S9（2）=0，即至少有1個無效前提下R01和R02全1，異步清0，輸出0000；優(yōu)先級次高。③二進制計數器：CP0和Q0是一組二進制計數器，分別為輸入和輸出。R01R02=S9（1）S9（2）=0前提下，CP0有脈沖信號送入，Q0輸出CP0的二分頻信號。④五進制計數器：CP1和Q1Q2Q3是一組五進制計數器⑶二—五—十進制異步加法計數器如圖是74290的外引腳排列圖。應用：74290實現任意進制計數實現模7加法計數器⑶二—五—十進制異步加法計數器⑷中規(guī)模集成計數器構成任意進制計數器引子：出于成本考慮，集成計數器的定型產品追求大批量。所以，僅生產出售應用較廣的十進制，十六進制，4位二進制7位二進制，12位二進制，14位二進制等。在需要其他任意進制計數器時，只能在現有集成計數器的基礎上改裝。利用中規(guī)模集成計數器構成任意進制計數器的方法歸納起來有乘數法、復位法和置數法。①乘數法將兩個計數器串接起來，即計數脈沖接到N進制計數器的時鐘輸入端，N進制計數器的輸出接到M進制計數器的時鐘輸入端，則兩個計數器一起構成了N×M進制計數器。74290就是典型例子，二進制和五進制計數器構成2×5=10進制計數器。

例1：試用74161采用復位法構成十二進制計數器。解：對于十二進制計數器，當輸入十二個計數脈沖后，Q3Q2Q1Q0=0000，使計數器回到全0狀態(tài)。而對于四位二進制加法計數器，輸入十二個計數脈沖后，Q3Q2Q1Q0=1100，所以要用74161構成十二進制計數器，當計到Q3Q2Q1Q0=1100，應使計數器Q3Q2Q1Q0=0000。

反饋清零法0010000100110111010001011011101010011000000001101100多余態(tài)無CPCP十二進制計數器狀態(tài)轉換圖使，當計到Q3Q2Q1Q0=1100，計數器Q3Q2Q1Q0=0000。實現十二進制計數。反饋清零法Q3Q2Q1Q0=1100Q3Q2Q1Q0=0000反饋清零法：隨著計數器被置0，復位信號隨之消失，所以復位信號持續(xù)時間很短，電路的可靠性不高。反饋置零法：計數器計數到Q3Q2Q1Q0=1011時，應具備送數條件即，令，當計數器計到Q3Q2Q1Q0=1011時，=0。第十二個計數脈沖到達時，將D3D2D1D0=0000置入計數器，從而使計數器復位。反饋置零法Q3Q2Q1Q0=1011Q3Q2Q1Q0=