微機(jī)原理第一章

微機(jī)原理第一章第1頁，課件共46頁，創(chuàng)作于2023年2月內(nèi)容簡(jiǎn)介及學(xué)時(shí)安排緒論 微型計(jì)算機(jī)的特點(diǎn)和發(fā)展及分類。第1章計(jì)算機(jī)基礎(chǔ)知識(shí)(2)1.1數(shù)制1.2邏輯電路1.3布爾代數(shù)1.4二進(jìn)制數(shù)的運(yùn)算及其加法電路第2頁，課件共46頁，創(chuàng)作于2023年2月第2章微型計(jì)算機(jī)的基本組成電路(4)2.1算術(shù)邏輯單元（ALU）2.2觸發(fā)器（Trigger）2.3寄存器（Register）2.4三態(tài)輸電路2.5總線結(jié)構(gòu)2.6存儲(chǔ)器（MEMORY)第3頁，課件共46頁，創(chuàng)作于2023年2月第3章微型計(jì)算機(jī)的基本工作原理(6+習(xí)2)3.1微型計(jì)算機(jī)的簡(jiǎn)化形式3.2指令系統(tǒng)3.3程序設(shè)計(jì)3.4執(zhí)行指令的例行程序3.5控制部件3.6微型計(jì)算機(jī)功能的擴(kuò)展(自學(xué))3.7初級(jí)程序設(shè)計(jì)舉例(自學(xué))3.8控制部件的擴(kuò)展(自學(xué))3.9現(xiàn)代技術(shù)在微型計(jì)算機(jī)中的應(yīng)用第4頁，課件共46頁，創(chuàng)作于2023年2月第4章16位處理器（重點(diǎn)）(8)4.116位微處理器概述4.28086/8088CPU的結(jié)構(gòu)4.38086/8088的引腳的信號(hào)和工作摸式4.48086/8088的主要操作功能第5章86系列微型計(jì)算機(jī)的指令系統(tǒng)(重點(diǎn))(8)5.186匯編語言及指令的格式與尋址方式5.2傳送類指令5.3數(shù)據(jù)操作類指令5.4串操作指令5.5控制類指令第5頁，課件共46頁，創(chuàng)作于2023年2月第6章微型計(jì)算機(jī) 的程序設(shè)計(jì)(4習(xí)2)6.1程序設(shè)計(jì)步驟6.2簡(jiǎn)單程序6.3分支程序6.4循環(huán)程序6.5子程序6.6查表程序第7章微型計(jì)算機(jī)匯編語 言及匯編程序(4)7.1宏匯編語言的基本語法7.2偽指令7.3宏指令7.4系統(tǒng)功能調(diào)用7.5匯編程序的功能及匯編過程7.6匯編語言程序設(shè)計(jì)第6頁，課件共46頁，創(chuàng)作于2023年2月第8章輸入/輸出接口(6+習(xí)2)8.1微型計(jì)算機(jī)的輸入/輸出接口8.2并行通行與并行接口8.3可編程并行通信接口芯片8255A8.4串行通信及串行接口8.5可編程串行接口芯片8251A第7頁，課件共46頁，創(chuàng)作于2023年2月第9章中斷控制器、計(jì)時(shí)/定時(shí)控制器(6)9.1可編程中斷控制器8259A9.2可編程計(jì)時(shí)/定時(shí)控制器82539.3不要求 總復(fù)習(xí)2學(xué)時(shí)課堂教學(xué)56學(xué)時(shí)。實(shí)驗(yàn)教學(xué)8學(xué)時(shí) 共計(jì)：64學(xué)時(shí)參考教材：微型計(jì)算機(jī)系統(tǒng)原理及應(yīng)用（四版）周明德清華大學(xué)出版社微型計(jì)算機(jī)原理（第四版）姚燕南西安電子科技大學(xué)參考和閱讀書目：（1）微型計(jì)算機(jī)技術(shù)及應(yīng)用（第二版）戴梅萼

史嘉權(quán)清華大學(xué)出版社（2）現(xiàn)代微型計(jì)算機(jī)與接口教程

楊文顯

清華大學(xué)出版社第8頁，課件共46頁，創(chuàng)作于2023年2月

教學(xué)目的和要求 通過本章的學(xué)習(xí)，使學(xué)生掌握，數(shù)的表示法以及微機(jī)中常用的數(shù)字代碼與字符代碼，了解基本門電路，了解二進(jìn)制的運(yùn)算及加法電路。緒論 第9頁，課件共46頁，創(chuàng)作于2023年2月數(shù)制與編碼基本門電路二進(jìn)制的運(yùn)算及加法電路教學(xué)內(nèi)容第10頁，課件共46頁，創(chuàng)作于2023年2月第1章 計(jì)算機(jī)基礎(chǔ)知識(shí)

本章的內(nèi)容要熟練掌握,它是我們學(xué)習(xí)計(jì)算機(jī)原理所必需掌握的內(nèi)容。1.1數(shù)制(重點(diǎn))1.2邏輯電路1.3布爾代數(shù)1.4二進(jìn)制數(shù)的運(yùn)算及其加法電路第11頁，課件共46頁，創(chuàng)作于2023年2月1.1數(shù)制

數(shù)制是人們利用符號(hào)來計(jì)數(shù)的方法。常用數(shù)制有十、二和十六進(jìn)制。1.1.1數(shù)制的基與權(quán)1.1.2為什么要用二進(jìn)制1.1.3為什么要用十六進(jìn)制1.1.4數(shù)制的轉(zhuǎn)化方法1.1.1數(shù)制的基與權(quán)基:數(shù)制所使用數(shù)碼個(gè)數(shù)權(quán):數(shù)制每一位所具有的值第12頁，課件共46頁，創(chuàng)作于2023年2月十進(jìn)制（decimalsystem)

基為“10”，所用的數(shù)碼為0，1，2，3，4，5，6，7，8,9,共有10個(gè)。十進(jìn)制各位的權(quán)是以10為底的冪如：523791523791105104103102101100

十萬萬千百十個(gè)其各位的權(quán)為個(gè)、十、百、千、萬、十萬，簡(jiǎn)化0權(quán)位，1權(quán)位,…第13頁，課件共46頁，創(chuàng)作于2023年2月二進(jìn)制（binarysystem)

基為“2”，所用數(shù)碼為0，1，共2個(gè)。二進(jìn)制各位的權(quán)是以2為底的冪，例如：二進(jìn)制110111 252423222120

十進(jìn)制32168421

各位權(quán)為1，2，4，…，即以2為底的0冪、1冪…，或0權(quán)位，1權(quán)位…

十六進(jìn)制（hexadecimalsystem)基為“16”，所用數(shù)碼為0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F,共16個(gè)。權(quán)以16為底的冪，或稱0權(quán)位，1權(quán)位等。第14頁，課件共46頁，創(chuàng)作于2023年2月1.1.2為什么要用二進(jìn)制

計(jì)算機(jī)是由電子電路組成的，電路通常只有兩種狀態(tài)：導(dǎo)通與阻塞、飽和與截止，高電位和低電位。 通常用這兩種狀態(tài)，來表示二進(jìn)制中的二個(gè)數(shù)碼，即1和0。1.1.3為什么要用十六進(jìn)制

簡(jiǎn)化書寫，又方便記憶。在數(shù)字后面加上下面的英文字母B、H、D和O，分別來表示二、十六、十和八進(jìn)制。第15頁，課件共46頁，創(chuàng)作于2023年2月1.1.4數(shù)制的轉(zhuǎn)換方法

1、十進(jìn)制數(shù)→二進(jìn)制數(shù)的方法方法：整數(shù)部分用除2取余法，小數(shù)部分用乘2取整法。例1：求13的二進(jìn)制代碼

2131 …b0260 …b1231 …b2211 …b3 013=1101B

第16頁，課件共46頁，創(chuàng)作于2023年2月例2：求十進(jìn)制0.625的二進(jìn)制數(shù)

0.625×2b-11.25←小數(shù)后第一位

×2b-20.50←小數(shù)后第二位

×2b-31.00←小數(shù)后第三位

0.625=0.101B第17頁，課件共46頁，創(chuàng)作于2023年2月2、二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)的方法

二進(jìn)制數(shù)各位的權(quán)乘以其系數(shù)，再加起來得十進(jìn)制數(shù)例1.3求二進(jìn)制數(shù)101011的十進(jìn)制數(shù)101011B=1×25+0×24+1×23+0×22+1×21+1×20=43

小數(shù)轉(zhuǎn)換用同樣的方法例1.4求二進(jìn)制數(shù)0.101的十進(jìn)制數(shù)0.101B=1×2-1+0×2-2+1×2-3=0.5+0.125=0.625注意：(1)十→二時(shí)，帶小數(shù)的十進(jìn)制數(shù)不一定能夠準(zhǔn)確用二進(jìn)制數(shù)來表示。(2)十→二時(shí)，整數(shù)部分和小數(shù)部分要用不同的方法。第18頁，課件共46頁，創(chuàng)作于2023年2月本節(jié)習(xí)題題1：二進(jìn)制數(shù)101011B轉(zhuǎn)化成十進(jìn)制、十六進(jìn)制數(shù)分別是多少？A：43；2BH B：44；2BH4C：43；2AH D：44；2AH第19頁，課件共46頁，創(chuàng)作于2023年2月1.2邏輯電路

下圖是三個(gè)基本門電路,及其名稱、符號(hào)和表達(dá)式。

AY Y=AABYY=A+B≥1

&ABYY=AB圖三個(gè)基本門電路第20頁，課件共46頁，創(chuàng)作于2023年2月基極發(fā)射極集電極+Vcc(+5V)接地輸出輸入電阻電源+Vcc

基極發(fā)射極集電極+Vcc(+5V)接地輸出輸入電阻電源+Vcc

基極發(fā)射極集電極+Vcc(+5V)接地輸出輸入電阻電源+Vcc

基極發(fā)射極集電極+Vcc(+5V)接地輸出輸入電阻電源+Vcc

基極發(fā)射極集電極+Vcc(+5V)接地輸出輸入電阻電源+Vcc

基極發(fā)射極集電極+Vcc(+5V)接地輸出輸入電阻電源+Vcc

反相器線路第21頁，課件共46頁，創(chuàng)作于2023年2月第22頁，課件共46頁，創(chuàng)作于2023年2月第23頁，課件共46頁，創(chuàng)作于2023年2月

下圖是由基本門電路組合而成的復(fù)合門電路?！?

&=1=1ABABABABABAYY=A+BYY=A?BYY=A⊕B=AB+ABYY=A⊕BYY=A緩沖器（變阻器）圖復(fù)合門電路第24頁，課件共46頁，創(chuàng)作于2023年2月1.3布爾代數(shù)

布爾代數(shù)也稱為邏輯代數(shù)或開關(guān)代數(shù)，其表達(dá)式為Y=f(A，B，C，D)

兩個(gè)特點(diǎn)：

1、變量A，B，C，D等的數(shù)值只能為0或1，無大小之意。代表事物的兩個(gè)不同性質(zhì)，如開關(guān),0：關(guān)斷;1：閉合，等

2、函數(shù)f只有三種基本方式：“或”運(yùn)算，“與”運(yùn)算及“反”運(yùn)算。第25頁，課件共46頁，創(chuàng)作于2023年2月1.3.1“或”運(yùn)算

變量A,B只有0或1二種可能,所以其各種可能結(jié)果如下:Y=0+0=0→Y=0Y=0+1Y=1+0→Y=1Y=1+1

當(dāng)A和B為多位二進(jìn)制數(shù)時(shí)，

A=An……A3A2A1B=Bn……B3B2B1Y=A+B=（An+Bn）……（A3+B3）（A2+B2）（A1+B1）對(duì)于多變量進(jìn)行“邏輯或”運(yùn)算時(shí)，各對(duì)應(yīng)位分別進(jìn)行或運(yùn)算。第26頁，課件共46頁，創(chuàng)作于2023年2月1.3.2“與”運(yùn)算（Y=A×B）Y=0×0=0Y=1×0=0→Y=0Y=0×1=0Y=1×1=1→ Y=1

若A和B為多位二進(jìn)制數(shù)時(shí)，A=An……A2A1B=Bn……B2B1Y=AB=（An×Bn）……（A2×B2）(A1×B1） 各對(duì)應(yīng)位分別進(jìn)行與運(yùn)算第27頁，課件共46頁，創(chuàng)作于2023年2月1．3．3反運(yùn)算

變量A,其“邏輯非”或“邏輯反”為: Y=A

當(dāng)A為多位變量時(shí),如: A=An……A3A2A1

則: Y=A=An……A3A2A1第28頁，課件共46頁，創(chuàng)作于2023年2月本節(jié)例題（1）設(shè)A=0101B=1011Y=A+B=（0+1）（1+0）（0+1）（1+1）=1111B（2）A=1100B=0101Y=AB=（1×0）（1×1）（0×0）（0×1）

=0100（3）設(shè)A=1101Y=A=0010第29頁，課件共46頁，創(chuàng)作于2023年2月1．3．4布爾代數(shù)的基本運(yùn)算規(guī)律1.恒等式

A·0=0A·1=AA·A=A

A+0=AA+1=1A+A=A

A+A=1A·A=0A=A第30頁，課件共46頁，創(chuàng)作于2023年2月2.運(yùn)算規(guī)律布爾代數(shù)有交換律、結(jié)合律、分配律。交換律A·B=B·AA+B=B+A結(jié)合律（AB）C=A（BC）=ABC

（A+B）+C=A+（B+C）=A+B+C分配律A（B+C）=AB+AC

（A+B）（C+D）=AC+AD+BC+BD

利用運(yùn)算規(guī)律及恒等式，可以化簡(jiǎn)很多邏輯關(guān)系式。恒等式和運(yùn)算規(guī)律本身的正確性可用真值表來證明。第31頁，課件共46頁，創(chuàng)作于2023年2月例8：A+AB=A（1+B）=AA+AB=A+AB+AB=A+（A+A）B=A+B例9:用布爾代數(shù)簡(jiǎn)化照明原控制線路,原控制線路如圖A所示。BABBAAVVLL原控制線路燈和觸點(diǎn)的關(guān)系,用布爾代數(shù)表示如下：

L=（A+AB）×B=AB+ABB=AB

簡(jiǎn)化后的線路圖如圖B所示.圖A圖B第32頁，課件共46頁，創(chuàng)作于2023年2月1.3.5摩根定理

在電路設(shè)計(jì)時(shí)，經(jīng)常要用摩根定理，解決元件的互換，而不改變?cè)娐返倪壿嫻δ堋?二變量的摩根定理: A+B=AB;AB=A+B

多變量的摩根定理: A+B+C+…=ABC…

ABC…=A+B+C+…

用真值表可證明摩根定理第33頁，課件共46頁，創(chuàng)作于2023年2月例題:A×B=A+B=A+B

A+B+C=A·B·C=A·B·C第34頁，課件共46頁，創(chuàng)作于2023年2月1.3.6真值表與布爾代數(shù)式的關(guān)系

真值表通過分析輸入量的所有組合，較直觀地反映輸入與輸出之間的關(guān)系。 例如，兩個(gè)一位二進(jìn)制數(shù)A和B的相加，其和S及進(jìn)位C用真值表來描述。 ABSC0000011010101101

從真值表直接地分別寫出S、C的邏輯代數(shù)式:S=AB+AB C=AB第35頁，課件共46頁，創(chuàng)作于2023年2月

從真值表寫出布爾代數(shù)式的方法：（1）輸出欄有幾個(gè)“1”項(xiàng)，就有幾個(gè)“或”項(xiàng)。（2）每項(xiàng)各因素之間是“與”關(guān)系，每項(xiàng)每個(gè)因素都寫上，因素是“0”添反，因素是“1”不添。ABSC0000011010101101S=AB+AB C=AB用真值表描述問題，不僅全面，而且通過它可寫出布爾代數(shù)式，用邏輯門來實(shí)現(xiàn)。第36頁，課件共46頁，創(chuàng)作于2023年2月1．4二進(jìn)制數(shù)的運(yùn)算及其加法電路

加法電路是計(jì)算機(jī)的一個(gè)基本部件，用它能完成算術(shù)的4種基本運(yùn)算。1.4.1二進(jìn)制數(shù)的相加(1)兩個(gè)二進(jìn)制數(shù)相加時(shí),可以逐位相加,如二進(jìn)制數(shù)寫成: A=A3A2A1A0 B=B3B2B1B0

其結(jié)果可以寫成: Ｓ＝Ｓ３Ｓ２Ｓ１Ｓ０ 其中各位是分別求出的: S0＝A0+B0→進(jìn)位C1 S1=A1+B1+C1→C2 S2=A2+B2+C2→C3 S3=A3+B3+C3→C4

最后所得的和是: A+B=C4S3S2S1S0第37頁，課件共46頁，創(chuàng)作于2023年2月（2）右邊第一位相加的電路要求輸入量為二個(gè):A0，B0輸出量為二個(gè):S0及C1用半加器(halfadder)來實(shí)現(xiàn)其功能。（3）從右邊第二位開始，各位可以對(duì)應(yīng)相加,

各位對(duì)應(yīng)相加時(shí)的電路要求：輸入量為3個(gè)，即Ai、Bi、Ci(i=1,2,3…,n)輸出量為2個(gè)，即Si、Ci+1(i=1,2,3…,n)用全加器(fulladder)來實(shí)現(xiàn)其功能。第38頁，課件共46頁，創(chuàng)作于2023年2月1．4．2半加器電路

半加器電路，有二個(gè)輸入端；有二個(gè)輸出端。 其真值表如下，由此表分析可見,其和S0可用“異或門”來實(shí)現(xiàn)，而其進(jìn)位C1可用“與門”來實(shí)現(xiàn)示。圖半加器的真值表及電路A0B0S0C10000011010101101=1

A0B0C1S0

&

C1=A0B0

S0=A0B0+A0B

=A0⊕B0HAA0B0C1第39頁，課件共46頁，創(chuàng)作于2023年2月1．4．3全加器電路

全加器電路要求：有三個(gè)輸入端Ai、Bi、Ci，二個(gè)輸出端Si、Ci+1。設(shè)計(jì)步驟：①寫出其真值表②由此表分別寫出Si、Ci+1布爾代數(shù)式，并化簡(jiǎn)。③根據(jù)此布爾代數(shù)，用相應(yīng)的邏輯門完成該電路的設(shè)計(jì)。AiBiCiSiCi+10000000110010100110110010101011100111111第40頁，課件共46頁，創(chuàng)作于2023年2月Si= AiBiCi+AiBiCi+AiBiCi+AiBiCi=Ai⊕Bi⊕Ci≥1=1Ci+1SiAiBiCiCi+1=AiBiCi+AiBiCi+AiBiCi+AiBiCi=AiBi+AiCi+BiCi第41頁，課件共46頁，創(chuàng)作于2023年2月1．4．4半加器及全加器符號(hào)HAFA(a)半加器符號(hào)(a)半加器符號(hào)(b)全加器符號(hào)A0B0AiBiCiSiCi+1S0C1圖 半加器及全加器符號(hào)第42頁，課件共46頁，創(chuàng)作于2023年2月1．4．5二進(jìn)制數(shù)的加法電路

設(shè)A=1010B=,B=1011B

設(shè)計(jì)一個(gè)S=A+B的二進(jìn)制數(shù)加法電路如圖。HAFAFAFAB0A0B1A1B2A2B3A3S0C1