微型計算機原理 第五章

微型計算機原理第五章第1頁，課件共88頁，創(chuàng)作于2023年2月第5章半導(dǎo)體存儲器5.1存儲器概述5.2常用的半導(dǎo)體存儲器芯片5.38086/8088CPU與存儲器的連接第2頁，課件共88頁，創(chuàng)作于2023年2月5.1存儲器概述

存儲器是計算機的重要部件，它把要處理問題的程序和自動而連續(xù)地所需的原始數(shù)據(jù)存儲起來，處理時，CPU自動而連續(xù)地從存儲器中取出程序中的指令并執(zhí)行指令規(guī)定的操作，中間數(shù)據(jù)也利用存儲器保存起來。第3頁，課件共88頁，創(chuàng)作于2023年2月5.1存儲器概述

內(nèi)存儲器用來存放當前機器運行的程序和數(shù)據(jù)，它是計算機主機的主要組成部分，它反映了計算機的“記憶”功能，存儲器的存儲容量越大，計算機的性能就越好。CPU可直接用指令對內(nèi)存儲器進行讀寫。在微機中，通常是用半導(dǎo)體存儲器為內(nèi)存儲器。第4頁，課件共88頁，創(chuàng)作于2023年2月5.1存儲器概述

另一類存儲器是存儲容量大、速度較低、位于主機之外的存儲器，稱為外存儲器或海量存儲器。它用來存放當前暫時不用的程序和數(shù)據(jù)。CPU不能直接用指令對外存儲器進行讀寫。第5頁，課件共88頁，創(chuàng)作于2023年2月5.1.1存儲器的分類1、按存儲介質(zhì)分類半導(dǎo)體存儲器磁存儲器光存儲器第6頁，課件共88頁，創(chuàng)作于2023年2月5.1.1存儲器的分類2、按所處的位置及功能分類內(nèi)存儲器外存儲器第7頁，課件共88頁，創(chuàng)作于2023年2月5.1.1存儲器的分類3、按存取方式分類隨機存取存儲器RAM只讀存儲器ROM順序存取存儲器SAM例：磁帶直接存取存儲器DAM例：磁盤第8頁，課件共88頁，創(chuàng)作于2023年2月5.1.2存儲器的性能指標

1、存儲容量存儲容量指存儲器中能夠存放二進制信息的多少叫存儲容量。在指定存儲容量時，經(jīng)常同時指出存儲器芯片中所含的存儲單元數(shù)目以及每個單元中的位數(shù)。例如：某存儲器芯片中含有4096個存儲單元，每個單元中能存放一個8位的二進制存儲容量為：4KB第9頁，課件共88頁，創(chuàng)作于2023年2月5.1.2存儲器的性能指標2、存取時間存儲器的速度是用存取時間來衡量的。一般用讀/寫時間、讀/寫周期和存取速度等指標來衡量存取時間。第10頁，課件共88頁，創(chuàng)作于2023年2月5.1.2存儲器的性能指標3、可靠性計算機要正確地運行，必然要求存儲器系統(tǒng)具有很高的可靠性。內(nèi)存發(fā)生的任何錯誤都會使計算機不能正常工作。而存儲器的可靠性直接與構(gòu)成它的芯片有關(guān)。第11頁，課件共88頁，創(chuàng)作于2023年2月5.1.2存儲器的性能指標4、功耗使用功耗低的存儲器芯片構(gòu)成存儲系統(tǒng)，不僅可以減少對電源容量的要求，降低能耗，而且還可以提高存儲系統(tǒng)的可靠性。第12頁，課件共88頁，創(chuàng)作于2023年2月5.1.3存儲體系結(jié)構(gòu)

存儲容量應(yīng)確保各種應(yīng)用的需要；存儲器速度應(yīng)盡量與CPU的速度相匹配，并支持I/O操作；存儲器的價格應(yīng)比較合理。然而，這三者經(jīng)常是互相矛盾的。采用由多級存儲器組成的存儲體系，把幾種存儲技術(shù)結(jié)合起來，才能較好地解決存儲器大容量、高速度和低成本這三者之間的矛盾。

第13頁，課件共88頁，創(chuàng)作于2023年2月存儲器的多級結(jié)構(gòu)如圖5.1所示。

第14頁，課件共88頁，創(chuàng)作于2023年2月5.1.3存儲體系結(jié)構(gòu)

最高層：是CPU中的通用寄存器，由于很多運算可直接在CPU的通用寄存器中進行，減少了CPU與主存的數(shù)據(jù)交換，解決了速度匹配的問題。第15頁，課件共88頁，創(chuàng)作于2023年2月5.1.3存儲體系結(jié)構(gòu)第二層：高速緩沖存儲器（Cache）設(shè)置在CPU和主存之間，可以放在CPU內(nèi)部或外部。其作用也是解決主存與CPU的速度匹配問題。由主存與Cache構(gòu)成的“主存-Cache”存儲層次，從CPU來看，有接近于Cache的速度與主存的容量，并接近于主存的每位價格。但是，以上兩層僅解決了速度匹配問題，而容量還是受到主存容量的制約。第16頁，課件共88頁，創(chuàng)作于2023年2月5.1.3存儲體系結(jié)構(gòu)

多級存儲結(jié)構(gòu)構(gòu)成的存儲體系是一個整體。從CPU看來，這個整體的速度接近于Cache和寄存器的操作速度，容量是輔存（或海量存儲器）的容量，每位價格接近于輔存的價格。從而較好地解決了存儲器中速度、容量、價格三者之間的矛盾，滿足了計算機系統(tǒng)的應(yīng)用需要。第17頁，課件共88頁，創(chuàng)作于2023年2月5.2常用的半導(dǎo)體存儲器芯片

20世紀70年代以來，隨著大規(guī)模集成電路技術(shù)的發(fā)展，半導(dǎo)體存儲器的容量和速度都有極大提高，而體積和成本卻大大減少，所以在微機中都以半導(dǎo)體存儲器作為內(nèi)存。第18頁，課件共88頁，創(chuàng)作于2023年2月5.2常用的半導(dǎo)體存儲器芯片1、半導(dǎo)體存儲器從器件原理來分：雙極型（用于高速微機）MOS型（工藝簡單，集成度高，成本低，功耗小，為一般微機所廣泛采用）2、半導(dǎo)體存儲器從存取方式（或讀寫方式）來分：隨機讀寫存儲器RAM只讀存儲器ROM第19頁，課件共88頁，創(chuàng)作于2023年2月5.2.1隨機讀寫存儲器RAMMOS型RAM的基本存儲電路采樣MOS管做成，常因制造工藝的不同而分為NMOS、PMOS、CMOS、HMOS型等。MOS型的基本存儲器電路采用，按照信息存儲方式的不同，分：靜態(tài)RAM動態(tài)RAM第20頁，課件共88頁，創(chuàng)作于2023年2月5.2.1隨機讀寫存儲器RAM靜態(tài)RAM的基本存儲電路一般由MOS晶體管觸發(fā)器組成，依靠觸發(fā)器存儲每位二進制信息，只要不斷電，所存工作速度快，穩(wěn)定信息就不會丟失。因此，SRAM工作速度塊，穩(wěn)定可靠，不要外加刷新電路，使用方便。但由于它的基本存儲電路所需晶體管較多（最多的要6個），因而集成度不易做得很高，功耗也較大。第21頁，課件共88頁，創(chuàng)作于2023年2月5.2.1隨機讀寫存儲器RAM動態(tài)RAM的基本存儲電路是以MOS晶體管的柵極和襯底間的電容來存儲二進制信息，由于電容總存在泄漏現(xiàn)象，所以，時間長了，DRAM內(nèi)所存信息會自動消失。為維持DRAM所存信息不變，必須周期性地對DRAM進行刷新（Refrsh），即對電容補充電荷（常常是2ms刷新一次）。第22頁，課件共88頁，創(chuàng)作于2023年2月5.2.1隨機讀寫存儲器RAMDRAM的基本存儲電路通常由一個晶體管和一個電容組成，所用元件少。因此，集成度可以做得很高，成本低，功耗小，但需要外加刷新電路工作速度要比SRAM慢很多，一般微機系統(tǒng)的內(nèi)存儲器多采樣DRAM。第23頁，課件共88頁，創(chuàng)作于2023年2月1、基本存儲電路（1）靜態(tài)RAM靜態(tài)RAM的基本存儲電路是觸發(fā)器，它通常可以分：六管靜態(tài)存儲電路四管靜態(tài)存儲電路第24頁，課件共88頁，創(chuàng)作于2023年2月1、基本存儲電路（2）動態(tài)RAM在動態(tài)RAM中，動態(tài)基本存儲電路是以電荷形式存儲二進制信息的。存儲信息的基本電路可以采用四管電路、三管電路和單管電路。由于基本電路使用的元件數(shù)目減少，因而集成度可進一步提高。目前多利用單管電路來作為存儲器基本電路。第25頁，課件共88頁，創(chuàng)作于2023年2月2、常見存儲芯片（1）靜態(tài)RAM芯片表5.1列出Intel公司的幾種常見靜態(tài)RAM芯片。（Intel產(chǎn)品）型號存儲容量最大存取時間所用工藝所需電源管腳數(shù)2114A1K×4100～250nsHMOS+5V182115A1K×845～95nsNMOS+5V1621281K×8150～200nsHMOS+5V2461162K×8200nsCMOS+5V2462648K×8200nsCMOS+5V286212816K×8200nsCMOS+5V286225632K×8200nsCMOS+5V28第26頁，課件共88頁，創(chuàng)作于2023年2月第27頁，課件共88頁，創(chuàng)作于2023年2月2、常見存儲芯片

6116的芯片的容量為2K×8位，有2048個存儲單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列地址譯碼輸入，每條列線控制8位，從而形成了128×128個存儲陣列，即存儲體中有16384個存儲元。6116的控制線有三條：片選、輸出允許和寫允許控制。圖5.4為引腳和功能框圖。第28頁，課件共88頁，創(chuàng)作于2023年2月2、常見存儲芯片Intel6116存儲器芯片的工作過程如下：讀出時，地址輸入線A10～A0送來的地址信號經(jīng)譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選和中一個存儲單元（其中有8個存儲位），由、和構(gòu)成讀出邏輯（=0、=0、=1）打開右面的8個三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門送到D7～D0輸出。第29頁，課件共88頁，創(chuàng)作于2023年2月2、常見存儲芯片寫入時，地址選中某一存儲單元的方法和讀出時相同，不過這時=0、=1、=0打開左邊的三態(tài)門，從D7～D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門的輸入控制電路送到I/O電路，從而寫到存儲單元的8個存儲位中。當沒有讀寫操作時，=1，即片選處于無效狀態(tài)，輸入輸出三態(tài)門呈高阻狀態(tài)，從而使存儲器芯片與系統(tǒng)總線“脫離”。第30頁，課件共88頁，創(chuàng)作于2023年2月2、常見存儲芯片（2）動態(tài)RAM芯片這里我們以Intel2164芯片為例來介紹64K動態(tài)存儲器。Intel2164是MOS隨機存儲圖器芯片，容是量為64K×1位。圖5.5是它的引腳圖和邏輯符號。圖中A0～A7為地址輸入，、分別是行、列地址選通信號，DIN、DOUT是數(shù)據(jù)輸入和輸出，是寫允許信號。圖5.6是它的內(nèi)部結(jié)構(gòu)框圖。第31頁，課件共88頁，創(chuàng)作于2023年2月2、常見存儲芯片表示64K地址空間的地址碼有16位，為了節(jié)省引腳，芯片只用A0～A7共8根地址線，采用分時復(fù)用技術(shù)，利用多路開關(guān)分兩次送入16位地址。首先送低8位地址碼，由行地址選通信號RAS打入行地址鎖存器，然后送地址碼的高8位，由列地址選通信號打入列地址鎖存器。行、列地址鎖存器在圖中沒有分開畫出。這8條地址線也用于刷新時的地址計數(shù)。第32頁，課件共88頁，創(chuàng)作于2023年2月2、常見存儲芯片數(shù)和據(jù)的輸入和輸出信號分別是DIN和DOUT，它們有各自的三態(tài)數(shù)據(jù)緩沖寄存器，是讀寫控制線，當=1時為讀出，=0時為寫入。芯片沒有片選控制端，行地址選通兼做片選，只有當有效時，芯片才工作。第33頁，課件共88頁，創(chuàng)作于2023年2月第34頁，課件共88頁，創(chuàng)作于2023年2月5.2.2只讀存儲器ROM前已述及，只讀存儲器ROM的特點是：其內(nèi)容是預(yù)先寫入的，而且一旦寫入，使用時就只能讀出，不能修改，掉電時也不會丟失。ROM器件還具有結(jié)構(gòu)簡單、信息度高、價格低、非易失性和可靠性高等特點。按照構(gòu)成ROM的集成電路內(nèi)部結(jié)構(gòu)的不同，只讀存儲器通常又可分為以下幾種。第35頁，課件共88頁，創(chuàng)作于2023年2月1、掩膜ROM（MROM）掩膜ROM中的信息是由生產(chǎn)廠家根據(jù)用戶的要求（給定的程序和數(shù)據(jù)），在生產(chǎn)過程中，通過掩膜工藝制造的，所以把這種只讀存儲器稱為掩膜ROM。就是說，掩膜ROM中信息是在制造時固化進去的，且由生產(chǎn)廠家成批實現(xiàn)程序固化，一旦做好，不能更改，因此，芯片制造成功后，其中的程序、常數(shù)和表格雖可以讀出，但不能修改，因此，掩膜ROM只適合于存儲成熟的固定程序和數(shù)據(jù)，并且大批量生產(chǎn)時成本很低，性能也很可靠。如用于存放PCDOS的BIOS、BASIC語言解釋程序或監(jiān)控程序等。第36頁，課件共88頁，創(chuàng)作于2023年2月2、可編程ROM（PROM）為了方便用戶根據(jù)自己的需要確定ROM的內(nèi)容，提供了一種可編程ROM，該存儲器在出廠時，器件中不存入任何信息，是空白存儲器，由用戶根據(jù)需要，利用特殊方法寫入程序和數(shù)據(jù)，這種寫入常由計算機程序在編程脈沖作用下完成，因此稱之為編程。采用PROM雖比掩膜ROM方便，但它只能被編程一次，即可以寫入一次，寫入后就不能更改，所以這只能用在程序已經(jīng)成熟的情況下。它也類似于掩膜ROM，適合小批量生產(chǎn)。第37頁，課件共88頁，創(chuàng)作于2023年2月3、可擦除PROM（EPROM）EPROM（ErasableProgrammableROM）由于是以浮柵型MOS管做存儲單元，它里面存儲的內(nèi)容可以通過紫外線光照射而被擦除，而且又可再用電流脈沖對其重新編程寫入程序或數(shù)據(jù)，還可多次進行擦除和重寫，故稱為可擦除可編程，因而序得到了廣泛的應(yīng)用。第38頁，課件共88頁，創(chuàng)作于2023年2月4、電擦除PROM（E2PROM）E2PROM（ElectricallyErasablePROM）是近年來發(fā)展起來的一種只讀存儲器，它的特點是能以字節(jié)為單位進行擦除和改寫，而不像EPROM那樣整體擦除。由于采用電擦除方式，而且擦除、寫入和讀出的電源都用+5V，故可直接在計算機系統(tǒng)中進行在線修改，而不需脫機擦洗和固化，在機器內(nèi)設(shè)有編程所需的高壓脈沖產(chǎn)生電路，擦除和寫入操作均由機器內(nèi)定時電路自動控制，從而降低了系統(tǒng)的軟、硬件開銷，因而無需外加編程高壓電源和寫入脈沖。第39頁，課件共88頁，創(chuàng)作于2023年2月目前寫入時間較長，約需10ms，讀出時間約為幾百ns。在寫入一個字節(jié)的指令代碼或數(shù)據(jù)之前，自動地對所要寫入的單元進行擦除，同樣無需專門的擦洗設(shè)備和操作，因此，使用就如同使用靜態(tài)RAM一樣方便。隨的擦著技術(shù)的發(fā)展，E2PROM的擦寫速度將不斷加快，容量將不斷提高，可望作為非易失性的RAM使用。第40頁，課件共88頁，創(chuàng)作于2023年2月5.2.3存儲容量的擴展由于制造工藝原因，單片存儲器芯片的容量總是有限的，因此，在構(gòu)成一微機系統(tǒng)內(nèi)存儲器時，總是要由若干個存儲器芯片來組成。這就有個如何根據(jù)系統(tǒng)對內(nèi)存空間的分配將這若干芯片進行合理排列、聯(lián)接，以及和CPU的地址總線、數(shù)據(jù)總線的連接問題，此外，內(nèi)存儲器又分為ROM區(qū)和RAM區(qū)，而RAM又分為系統(tǒng)區(qū)和用戶區(qū)，所以，內(nèi)存的地址分配（選擇）是一個重要問題。第41頁，課件共88頁，創(chuàng)作于2023年2月5.2.3存儲容量的擴展由于存儲器芯片有1位、4位和8位幾種，單片容量也有不同規(guī)格，所以，要組成一個容量滿足實際需要的存儲器時，一般需要對芯片在位向或字向進行擴展或者在字、位方向同時都要擴展（稱為字位擴展）。根據(jù)選擇的芯片規(guī)格不同，通常有三種擴展方法。第42頁，課件共88頁，創(chuàng)作于2023年2月1、位擴展位擴展是指對芯片的位數(shù)進行擴充（即加大字長）以滿足對存儲單元位數(shù)的實際要求。一般當選擇的存儲器芯片是位結(jié)構(gòu)的（即每片是N字×1位結(jié)構(gòu)）。即單元數(shù)（字數(shù)）與所要求的存儲器字數(shù)相同，只是位數(shù)不滿足要求，這時需在位方向擴展，即用多片相同規(guī)格的芯片在位方向并聯(lián)起來。第43頁，課件共88頁，創(chuàng)作于2023年2月1、位擴展例5.1用16K×1位的ROM芯片，構(gòu)成16K×8位的存儲系統(tǒng)。分析：由于每個芯片的容量為16K，故滿足存儲器系統(tǒng)的容量要求。但由于每個芯片只能提供1位數(shù)據(jù)，故需用8片這樣的芯片，即（16K×8位）/(16K×1位)=8，它們分別提供1位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲器系統(tǒng)的字長要求。硬件連接如圖5.9所示。第44頁，課件共88頁，創(chuàng)作于2023年2月第45頁，課件共88頁，創(chuàng)作于2023年2月2、字擴展

字擴展就是當存儲器芯片的字長與存儲器的字長相同，而容量（單元數(shù)）不滿足要求時，則要對芯片的單元數(shù)進行擴充，以滿足總?cè)萘康囊?。?6頁，課件共88頁，創(chuàng)作于2023年2月例5.2用8K×8位的芯片構(gòu)成32K×8位的RAM存儲器。分析：由于單個芯片的單元數(shù)只有8K，不滿足32K的要求，需要在字節(jié)方向進行擴展。則用4片8K×8位的芯片，即（32K×8）/(8K×8)=4。把它們的地址線、數(shù)據(jù)線、讀／寫控制線分別并聯(lián)，而片選信號則要單獨引出，由地址線的高位（A19～A１３）通過譯碼產(chǎn)生各自芯片的片選信號，使4個芯片輪流被選中。用地址線的低位（A12～A0）直接連到4個芯片的地址引腳，作為片內(nèi)地址去選中某一單元。硬件連接如圖5.10所示。第47頁，課件共88頁，創(chuàng)作于2023年2月第48頁，課件共88頁，創(chuàng)作于2023年2月3、字位擴展

字位擴展是指在字方向和位方向都要進行擴展。第49頁，課件共88頁，創(chuàng)作于2023年2月3、字位擴展

例5.3用字2K×4位的存儲器芯片組成4K×8位的RAM存儲器。分析：就單個芯片來說，無論是位方向，還是字方向都不滿足要求，都要進行擴展。根據(jù)給定規(guī)格，總共需要（4K×8）/（2K×4）=4片芯片，這4片芯片為滿足字長要求，應(yīng)將兩片并起來同時工作，每片有4位數(shù)據(jù)位，兩片正好拼成8位數(shù)據(jù)寬度，以滿足字長要求，所以，每兩片一組，4片共分2組，這2組用高2位地址（A19～A11）經(jīng)譯碼產(chǎn)生片選（本例中也是組選）信號，以選擇2組中的某一組，用地址線的低11位（A10～A0）直接連到每個芯片的地址引腳，實現(xiàn)片內(nèi)選擇。硬件連線如圖5.11所示。第50頁，課件共88頁，創(chuàng)作于2023年2月第51頁，課件共88頁，創(chuàng)作于2023年2月5.38086/8088CPU與存儲器的連接在微型計算機中，CPU要頻繁地和存儲器交換數(shù)據(jù)，CPU在對存儲器進行讀/寫操作時，總是首先在地址總線上給出訪問某一單元的地址信號，然后再發(fā)出相應(yīng)的讀（寫）控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。因此，與存儲器的連接主要應(yīng)包括地址線的連接、數(shù)據(jù)線的連接和控制線的連接。在連接時應(yīng)考慮總線的帶負載能力、速度匹配等問題。第52頁，課件共88頁，創(chuàng)作于2023年2月5.3.1CPU與存儲器的連接方法以8086/8088CPU在最小模式下，通過系統(tǒng)總線與靜態(tài)RAM的連接為例，說明地址線、數(shù)據(jù)線和控制信號的連接方法，特別注意的是地址分配和片選問題。用4片6264（8K×8位）的RAM芯片與8088CPU系統(tǒng)總線相連構(gòu)成32K×8位的存儲區(qū)域為例，介紹CPU與存儲器的連接方法。第53頁，課件共88頁，創(chuàng)作于2023年2月1、數(shù)據(jù)線的連接

根據(jù)CPU的數(shù)據(jù)總線寬度和存儲器芯片存儲單元存放的二進制位數(shù)考慮。若芯片存儲單元存放的二進制位數(shù)等于CPU的數(shù)據(jù)總線寬度，將CPU數(shù)據(jù)線與存儲器芯片的數(shù)據(jù)線對應(yīng)并連。若芯片存儲單元存放的二進制位數(shù)小于CPU數(shù)據(jù)總線寬度，應(yīng)根據(jù)情況將CPU數(shù)據(jù)總線與多片存儲器芯片的數(shù)據(jù)線并連。第54頁，課件共88頁，創(chuàng)作于2023年2月1、數(shù)據(jù)線的連接例如，某存儲器芯片存儲單元存放的二進制位數(shù)為4位，而CPU的數(shù)據(jù)總線寬度為8位，連接時應(yīng)使用兩片存儲器芯片，將CPU的低4位和高4位數(shù)據(jù)線分別與兩片存儲器芯片的數(shù)據(jù)線相連。如圖5.10所示。第55頁，課件共88頁，創(chuàng)作于2023年2月第56頁，課件共88頁，創(chuàng)作于2023年2月2、控制信號的連接第57頁，課件共88頁，創(chuàng)作于2023年2月3、地址線的連接在連接過程中，地址線的連接較為靈活。CPU的地址總線寬度用于確定內(nèi)存儲器系統(tǒng)的最大尋址范圍。設(shè)計中的內(nèi)存儲器系統(tǒng)一般都小于這個尋址范圍。內(nèi)存儲器系統(tǒng)由多片存儲器芯片組成，CPU在某一時刻僅能訪問其中一片存儲芯片的某一存儲單元。當存儲器芯片型號選定后，它的地址線數(shù)量就確定了。第58頁，課件共88頁，創(chuàng)作于2023年2月3、地址線的連接一般存儲器芯片地址線直接與CPU地址線的低位對應(yīng)相連（即片內(nèi)尋址——字選），如圖5.13中的A12～A0。系統(tǒng)高位地址信號（如A19～A13）經(jīng)譯碼后產(chǎn)生各存儲器芯片的片選信號（即片間尋址——片選）。只有通過選取片選信號，才能確定各存儲器芯片的地址空間。通過地址譯碼實現(xiàn)片選的方法有：全譯碼法、部分譯碼法和線選法?？筛鶕?jù)不同應(yīng)用系統(tǒng)的需要進行選擇。第59頁，課件共88頁，創(chuàng)作于2023年2月5.3.2譯碼方法與地址范圍計算1、譯碼器芯片74LS138(3-8譯碼器）在主存儲器系統(tǒng)設(shè)計中，通常使用專用譯碼器芯片來完成對存儲器芯片的組織，確定各存儲器芯片的地址空間。一般常用的譯碼器芯片有74LS139(2-4譯碼器）、74LS138(3-8譯碼器）、74LS154(4-16譯碼器）。下面介紹3-8譯碼器芯片74LS138的參數(shù)及其在主存儲器系統(tǒng)中的應(yīng)用。第60頁，課件共88頁，創(chuàng)作于2023年2月第61頁，課件共88頁，創(chuàng)作于2023年2月第62頁，課件共88頁，創(chuàng)作于2023年2月使能端輸入端輸出端G1CBA1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111×××11111111表5.574LS138譯碼器真值表第63頁，課件共88頁，創(chuàng)作于2023年2月2、譯碼方法與地址范圍計算用片選地址線（高位地址線）經(jīng)譯碼電路控制存儲器芯片的片選端來選擇某一存儲芯片的方法稱為譯碼法。譯碼方法有兩種：全譯碼法部分譯碼法第64頁，課件共88頁，創(chuàng)作于2023年2月2、譯碼方法與地址范圍計算（1）全譯碼法的片選控制全譯碼法是指片內(nèi)地址線外的其余地址線全部參加譯碼，即全部高位地址線都連接到譯碼器的輸入端，譯碼器的輸出信號作為各芯片的片選信號，將其分別接到存儲器芯片的片選端，以實現(xiàn)片選，保證每個存儲單元只有唯一的地址，便于主存儲器系統(tǒng)的擴展。第65頁，課件共88頁，創(chuàng)作于2023年2月第66頁，課件共88頁，創(chuàng)作于2023年2月硬件連線如圖5.13所示。第67頁，課件共88頁，創(chuàng)作于2023年2月2、譯碼方法與地址范圍計算整個擴展32K×8位存儲區(qū)的地址空間為80000H～87FFFH，各片存儲器的地址范圍如下：芯片A19A18A17A16A15A14A13A12A11…A1A0十六進制地址范圍1#100000000…00～11…1180OOOH～81FFFH2#100000100…00～11…11820OOH～83FFFH3#100001000…00～11…11840OOH～85FFFH4#100001100…00～11…11860OOH～87FFFH全地址譯碼法的優(yōu)點是每個存儲器芯片的地址范圍是唯一確定的，而且各芯片之間的地址是連續(xù)的。第68頁，課件共88頁，創(chuàng)作于2023年2月（2）部分譯碼法的片選控制

部分譯碼法是片選地址線中僅有一部分參加譯碼，可保證存儲器芯片的地址連續(xù)，但一個存儲單元會對應(yīng)多個地址，即地址重疊。若有n條片選地址線未參加譯碼，則存儲單元的重疊地址有2n個。通常是用高位地址信號的一部分所示就是一個部分地址（而不是全部）作為片選譯碼信號。第69頁，課件共88頁，創(chuàng)作于2023年2月（2）部分譯碼法的片選控制例5.5同上例，用4片6264（8K×8位）的存儲芯片擴展成32K×8位的存儲器。分析：高位地址總線中的某幾位（A17、A16、A15、A14、A13）經(jīng)過譯碼器譯碼輸出作為片選信號，地址總線A18、A19不參加譯碼，低位地址仍直接與存儲芯片的的地址連接，其他信號線連接方法如圖5.13所示。第70頁，課件共88頁，創(chuàng)作于2023年2月圖5.14部分譯碼法的連接示意圖第71頁，課件共88頁，創(chuàng)作于2023年2月（2）部分譯碼法的片選控制這樣連接使32KB存儲器中的任意存儲單元都對應(yīng)4個地址（即22=4），出現(xiàn)地址重疊現(xiàn)象。設(shè)A18=A19=0，則32KB的RAM存儲單元地址為00000H～07FFFH。各芯片地址范圍如下：芯片A19A18A17A16A15A14A13A12A11…A1A0十六進制地址范圍1#000000000…00～11…1100OOOH～01FFFH2#000000100…00～11…11020OOH～03FFFH3#000001000…00～11…11040OOH～05FFFH4#000001100…00～11…11060OOH～07FFFH第72頁，課件共88頁，創(chuàng)作于2023年2月（2）部分譯碼法的片選控制部分地址譯碼使地址出現(xiàn)重疊區(qū)，而重疊的部分必須空著不準使用，這就破壞了地址空間的連續(xù)性，實際上就是減小了總的可用存儲地址空間。部分地址譯碼方式的優(yōu)點是其譯碼器的構(gòu)成比較簡單，成本較低。圖5.14中就少用兩條譯碼輸入線，但這點是以犧牲可用內(nèi)存空間為代價換來的。第73頁，課件共88頁，創(chuàng)作于2023年2月（2）部分譯碼法的片選控制在實踐中，采用全地址譯碼還是部分地址譯碼，應(yīng)根據(jù)具體情況來定。如果地址資源很富裕，為使電路簡單可考慮用部分地址譯碼方式。如果要充分利用地址空間，則應(yīng)采用全地址譯碼方式。第74頁，課件共88頁，創(chuàng)作于2023年2月（3）線選法的片選控制線選法即線性選擇法，是指直接用地址總線的高位地址線中的某一位作為某一存儲器芯片的片選控制信號，用地址線的低位實現(xiàn)對芯片的片內(nèi)尋址，這種片選方法實現(xiàn)簡單，不需要另外的硬件。但在多片存儲器芯片構(gòu)成的主存儲器系統(tǒng)中，使用這種方法會造成芯片間的地址不連續(xù)。第75頁，課件共88頁，創(chuàng)作于2023年2月第76頁，課件共88頁，創(chuàng)作于2023年2月第77頁，課件共88頁，創(chuàng)作于2023年2月5.3.3連接舉例例5.7在微機控制系統(tǒng)中采用8088微處理器，構(gòu)成32K×8位存儲器系統(tǒng)，前16K用EPROM2764（8K×8）芯片組成，用于存放系統(tǒng)的監(jiān)控程序，后16K用SRAM6264（8K×8）芯片組成，用存放數(shù)據(jù)和調(diào)試程序。要求EPROM地址范圍00000H～03FFFH，SRAM地址范圍04000H～07FFFH；整個地址是連續(xù)的，無地址重疊。譯碼器采用74LS138，導(dǎo)線和門電路若干。試畫出存儲器與CPU連接圖，并計算各芯片的地址范圍。第78頁，課件共88頁，創(chuàng)作于2023年2月5.3.3連接舉例1、計算所需芯片個數(shù)根據(jù)系統(tǒng)要求，組成16KB的EPROM存儲系統(tǒng)需要2764（8K×8）芯片2片（即16KB/8KB=2），組成16KB的SRAM存儲系統(tǒng)需要6264（8K×8）芯片2片。第79頁，課件共88頁，創(chuàng)作于2023年2月5.3.3連接舉例2、選擇譯碼方法并計算芯片地址范圍根據(jù)系統(tǒng)要求整個地址是連續(xù)的，無地址重疊，所以選擇全地址譯碼法的片選控制，即8088的20位地址總線中的高位地址（A19～A13）全部參與譯碼，低位地址（A12～A0）作為芯片內(nèi)地址選擇。按要求16KB的EPROM地址范圍為00000H～03FFFH，SRAM地址范圍04000H～07FFFH。所以各芯片的地址范圍如下：第80頁，課件共88頁，創(chuàng)作于2023年2月（1）2片2764芯片地址范圍芯