數(shù)字電路第七章 半導(dǎo)體存儲(chǔ)器

數(shù)字電路課件第七章半導(dǎo)體存儲(chǔ)器2023/7/24數(shù)電第1頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電本章內(nèi)容7.1概述7.2只讀存儲(chǔ)器（ROM）7.3隨機(jī)存儲(chǔ)器（RAM）7.4存儲(chǔ)器容量的擴(kuò)展7.5用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)第2頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.1概述1.半導(dǎo)體存儲(chǔ)器的定義半導(dǎo)體存儲(chǔ)器就是能存儲(chǔ)大量二值信息（或稱作二值數(shù)據(jù)）的半導(dǎo)體器件。它是屬于大規(guī)模集成電路，由于計(jì)算機(jī)以及一些數(shù)字系統(tǒng)中要存儲(chǔ)大量的數(shù)據(jù)，因此存儲(chǔ)器是數(shù)字系統(tǒng)中不可缺少的組成部分，其組成框圖如圖7.1.1所示。輸入/出電路I/O輸入/出控制圖7.1.1第3頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電2.存儲(chǔ)器的性能指標(biāo)由于計(jì)算機(jī)處理的數(shù)據(jù)量很大，運(yùn)算速度越來越快，故對(duì)存儲(chǔ)器的速度和容量有一定的要求。所以將存儲(chǔ)量和存取速度作為衡量存儲(chǔ)器的重要性能指標(biāo)。目前動(dòng)態(tài)存儲(chǔ)器的容量已達(dá)109位/片，一些高速存儲(chǔ)器的存取時(shí)間僅10ns左右。7.1概述3.半導(dǎo)體存儲(chǔ)器的分類（1）從存取功能上分類從存取功能上可分為只讀存儲(chǔ)器（Read－OnlyMemory，簡(jiǎn)稱ROM）和隨機(jī)存儲(chǔ)器（RandomAccessMemory，簡(jiǎn)稱RAM）。第4頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電ROM的特點(diǎn)是在正常工作狀態(tài)下只能從中讀取數(shù)據(jù)，不能快速隨時(shí)修改或重新寫入數(shù)據(jù)。其電路結(jié)構(gòu)簡(jiǎn)單，而且斷電后數(shù)據(jù)也不會(huì)丟失。缺點(diǎn)是只能用于存儲(chǔ)一些固定數(shù)據(jù)的場(chǎng)合。7.1概述a.ROM

：ROM可分為掩模ROM、可編程ROM（ProgrammableRead－OnlyMemory，簡(jiǎn)稱PROM）和可擦除的可編程ROM（ErasableProgrammableRead－OnlyMemory，簡(jiǎn)稱EPROM）。*掩模ROM在制造時(shí)，生產(chǎn)廠家利用掩模技術(shù)把數(shù)據(jù)寫入存儲(chǔ)器中，一旦ROM制成，其存儲(chǔ)的數(shù)據(jù)就固定不變，無法更改。第5頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電***EPROM是采用浮柵技術(shù)的可編程存儲(chǔ)器，其數(shù)據(jù)不但可以由用戶根據(jù)自己的需要寫入，而且還能擦除重寫，所以具有較大的使用靈活性。它的數(shù)據(jù)的寫入需要通用或?qū)Ｓ玫木幊唐?，其擦除為照射擦除，為一次全部擦除。電擦除的PROM有E2PROM和快閃ROM。7.1概述**PROM在出廠時(shí)存儲(chǔ)內(nèi)容全為1（或者全為0),用戶可根據(jù)自己的需要寫入，利用通用或?qū)Ｓ玫木幊唐?，將某些單元改寫?(或?yàn)?)。**PROM在出廠時(shí)存儲(chǔ)內(nèi)容全為1（或者全為0),用戶可根據(jù)自己的需要寫入，利用通用或?qū)Ｓ玫木幊唐鳎瑢⒛承﹩卧膶憺?(或?yàn)?)。第6頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電b.隨機(jī)存儲(chǔ)器RAM（讀寫存儲(chǔ)器）隨機(jī)存儲(chǔ)器為在正常工作狀態(tài)下就可以隨時(shí)向存儲(chǔ)器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)。根據(jù)采用的存儲(chǔ)單元工作原理不同隨機(jī)存儲(chǔ)器又可分為靜態(tài)存儲(chǔ)器（StaticRandomAccessMemory，簡(jiǎn)稱SRAM）和動(dòng)態(tài)存儲(chǔ)器（DynamicRandomAccessMemory，簡(jiǎn)稱DRAM）7.1概述SRAM的特點(diǎn)是數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能永久保存。但SRAM存儲(chǔ)單元所用的管子數(shù)量多，功耗大，集成度受到限制，為了克服這些缺點(diǎn)，則產(chǎn)生了DRAM。它的集成度要比SRAM高得多，缺點(diǎn)是速度不如SRAM。第7頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電（2）從制造工藝上分類RAM使用靈活方便，可以隨時(shí)從其中任一指定地址讀出（取出）或?qū)懭耄ù嫒耄?shù)據(jù)，缺點(diǎn)是具有數(shù)據(jù)的易失性，即一旦失電，所存儲(chǔ)的數(shù)據(jù)立即丟失。從制造工藝上存儲(chǔ)器可分為雙極型和單極型（CMOS型），由于MOS電路（特別是CMOS電路），具有功耗低、集成度高的優(yōu)點(diǎn)，所以目前大容量的存儲(chǔ)器都是采用MOS工藝制作的。7.1概述第8頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.2只讀存儲(chǔ)器（ROM）7.2.1掩模只讀存儲(chǔ)器在采用掩模工藝制作ROM時(shí)，其中存儲(chǔ)的數(shù)據(jù)是由制作過程中使用的掩模板決定的，此模板是廠家按照用戶的要求專門設(shè)計(jì)的，因此出廠時(shí)數(shù)據(jù)已經(jīng)“固化”在里面了。1.ROM的組成：ROM電路結(jié)構(gòu)包含存儲(chǔ)矩陣、地址譯碼器和輸出緩沖器三個(gè)部分，其框圖如圖7.2.1所示。圖7.2.1第9頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電a.存儲(chǔ)矩陣存儲(chǔ)矩陣是由許多存儲(chǔ)單元排列而成。存儲(chǔ)單元可以是二極管、雙極型三極管或MOS管，每個(gè)單元能存放1位二值代碼（0或1)，而每一個(gè)或一組存儲(chǔ)單元有一個(gè)相應(yīng)的地址代碼。圖7.2.17.2.1掩模只讀存儲(chǔ)器b.地址譯碼器第10頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電b.地址譯碼器c.輸出緩沖器輸出緩沖器的作用提高存儲(chǔ)器的帶負(fù)載能力，另外是實(shí)現(xiàn)對(duì)輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線相聯(lián)。地址譯碼器是將輸入的地址代碼譯成相應(yīng)的控制信號(hào)，利用這個(gè)控制信號(hào)從存儲(chǔ)矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到輸出緩沖器圖7.2.17.2.1掩模只讀存儲(chǔ)器第11頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電2.二極管ROM電路7.2.1掩模只讀存儲(chǔ)器圖7.2.2是具有2位地址輸入碼和4位數(shù)據(jù)輸出的ROM電路。其地址譯碼器是由4個(gè)二極管與門構(gòu)成，存儲(chǔ)矩陣是由二極管或門構(gòu)成，輸出是由三態(tài)門組成的。圖7.2.2第12頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電其中：地址譯碼器是由4個(gè)二極管與門組成，A1、A0稱為地址線，譯碼器將4個(gè)地址碼譯成W0～W34根線上的高電平信號(hào)。W0～W3叫做字線。圖7.2.27.2.1掩模只讀存儲(chǔ)器存儲(chǔ)矩陣是由4個(gè)二極管或門組成的編碼器，當(dāng)W0～W3每根線分別給出高電平信號(hào)時(shí)，都會(huì)在D0～D34根線上輸出二進(jìn)制代碼，D0～D3稱為位線（或數(shù)據(jù)線）。第13頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.2.1掩模只讀存儲(chǔ)器A0~An-1W0W(2n-1)字線位線第14頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電輸出端的緩沖器用來提高帶負(fù)載能力，并將輸出的高低電平變換成標(biāo)準(zhǔn)的邏輯電平。同時(shí)通過給定EN信號(hào)實(shí)現(xiàn)對(duì)輸出的三態(tài)控制，以便與總線相聯(lián)。在讀出數(shù)據(jù)時(shí)，只要輸入指定的地址代碼，同時(shí)令EN＝0,則指定的地址內(nèi)各存儲(chǔ)單元所存數(shù)據(jù)便出現(xiàn)在數(shù)據(jù)輸出端。7.2.1掩模只讀存儲(chǔ)器第15頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.2.2的存儲(chǔ)的內(nèi)容見表7.2.1圖7.2.27.2.1掩模只讀存儲(chǔ)器第16頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.2.1掩模只讀存儲(chǔ)器圖7.2.3也可以用簡(jiǎn)化畫法。凡是有二極管的位置，均用交叉點(diǎn)“.”表示，并且省略電阻、輸出緩沖器和電源等符號(hào)，如圖7.2.4所示。圖7.2.2第17頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電注：

a.通常將每個(gè)輸出的代碼叫一個(gè)“字”（WORD），W0~W1為字線，D0~D3為位線，其相交叉的點(diǎn)就是一個(gè)存儲(chǔ)單元，其中有二極管的相當(dāng)于存1,沒有二極管相當(dāng)于存0.因此交叉點(diǎn)的數(shù)目即為存儲(chǔ)單元數(shù)。習(xí)慣上用存儲(chǔ)單元的數(shù)目表示存儲(chǔ)器的存儲(chǔ)量（或稱為容量）即b.二極管ROM的電路結(jié)構(gòu)簡(jiǎn)單，故集成度可以做的很高，可批量生產(chǎn)，價(jià)格便宜。c.可以把ROM看成一個(gè)組合邏輯電路，每一條字線就是對(duì)應(yīng)輸入變量的最小項(xiàng)，而位線是最小項(xiàng)的或，故ROM可實(shí)現(xiàn)邏輯函數(shù)的與－或標(biāo)準(zhǔn)式。7.2.1掩模只讀存儲(chǔ)器存儲(chǔ)容量＝字?jǐn)?shù)×位數(shù)如上述ROM的存儲(chǔ)量為4×4＝16位。第18頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電(2)由CMOS構(gòu)成利用MOS工藝制成的ROM，其譯碼器、存儲(chǔ)矩陣和輸出緩沖器全部采用MOS管。圖7.2.5只給出存儲(chǔ)矩陣的原理圖。存儲(chǔ)的數(shù)據(jù)與表7.2.1相同。圖7.2.57.2.1掩模只讀存儲(chǔ)器第19頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電由圖中可以看出，字線和位線的交叉點(diǎn)，接MOS管的相當(dāng)于存1,沒有的相當(dāng)于存0.當(dāng)某根字線為高電平時(shí)，接在其上的MOS導(dǎo)通，其位線為低電平，通過三態(tài)非門后，輸出數(shù)據(jù)為1.7.2.1掩模只讀存儲(chǔ)器圖7.2.5第20頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電掩模ROM的特點(diǎn)：出廠時(shí)已經(jīng)固定，不能更改，適合大量生產(chǎn)簡(jiǎn)單，便宜，非易失性7.2.1掩模只讀存儲(chǔ)器第21頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.2.2可編程只讀存儲(chǔ)器（PROM）在開發(fā)數(shù)字電路新產(chǎn)品的工作過程中，或小批量生產(chǎn)產(chǎn)品時(shí)，由于需要的ROM數(shù)量有限，設(shè)計(jì)人員經(jīng)常希望按照自己的設(shè)想迅速寫入所需要內(nèi)容的ROM。這就出現(xiàn)了PROM－－可編程只讀存儲(chǔ)器。PROM的整體結(jié)構(gòu)和掩模ROM一樣，也有地址譯碼器、存儲(chǔ)矩陣和輸出電路組成。但在出廠時(shí)存儲(chǔ)矩陣的交叉點(diǎn)上全部制作了存儲(chǔ)單元，相當(dāng)于存入了1.如圖7.2.6所示在圖7.2.6中，三極管的be結(jié)接在字線和位線之間，相當(dāng)于字線和位線之間的二極管?？焖偃蹟嘟z接在發(fā)射極，當(dāng)想寫入0時(shí)，只要把相應(yīng)的存儲(chǔ)單元的熔斷絲燒斷即可。但只可編寫一次圖7.2.6第22頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.2.7為16×8位的PROM結(jié)構(gòu)原理圖。寫入時(shí)，要使用編程器7.2.1可編程只讀存儲(chǔ)器（PROM）圖7.2.7第23頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電由此可見PROM的內(nèi)容一旦寫入則無法更改，只可以寫一次，為了能夠經(jīng)常修改存儲(chǔ)的內(nèi)容，滿足設(shè)計(jì)的要求，需要能多次修改的ROM，這就是可擦除重寫的ROM。這種擦除分為紫外線擦除（EPROM）和電擦除E2PROM，及快閃存儲(chǔ)器（FlashMemory）。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）一、EPROM（Ultra－VioletErasableProgrammableRead－OnlyMemory，簡(jiǎn)稱UVEPROM）EPROM和前面的PROM在總體結(jié)構(gòu)上沒有大的區(qū)別，只是存儲(chǔ)單元不同，采用疊柵注入MOS管（Stacked－gateInjuctionMetal－Oxide－Semiconductor，簡(jiǎn)稱SIMOS）做為存儲(chǔ)單元。第24頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）1.采用疊柵技術(shù)的MOS管－SIMOS圖7.2.8為SIMOS的結(jié)構(gòu)原理圖和符號(hào)。它是一個(gè)N溝道增強(qiáng)型MOS管，有兩個(gè)重疊的柵極－－控制柵GC和浮置柵Gf。控制柵GC用于控制讀寫，浮置柵Gf用于長(zhǎng)期保存注入的電荷。圖7.2.8第25頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.2.87.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）當(dāng)浮置柵上沒注入電荷時(shí)，在控制柵上加上正常電壓時(shí)能夠使漏源之間產(chǎn)生導(dǎo)電溝道，SIMOS管導(dǎo)通。但當(dāng)浮置柵注入負(fù)電荷以后，必須在控制柵上加更高的電壓，才能抵消浮置柵上負(fù)電荷形成導(dǎo)電溝道，故SIMOS管在柵極加正常電壓時(shí)是不會(huì)導(dǎo)通的。2.工作原理第26頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電由SIMOS管構(gòu)成的存儲(chǔ)單元如圖7.2.9所示。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）當(dāng)設(shè)計(jì)人員想寫入“1”時(shí)，首先應(yīng)在漏－源之間加較高的電壓（20V～25V），發(fā)生雪崩擊穿。同時(shí)在控制柵上加以高壓脈沖（25V/50ms),在柵極電場(chǎng)的作用下，浮置柵上注入電荷。此時(shí)Gc加正常高電平時(shí)，SIMOS截止，Dj＝1,而浮置柵未注入電荷，Gc加正常高電平時(shí)SIMOS導(dǎo)通，Dj＝0.即寫1的操作就是對(duì)浮置柵的充電操作。SIMOS管的EPROM用紫外線擦除，再寫入新的數(shù)據(jù)。第27頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）常用的EPROM有2716(2K×8)、2732(4K×8)、2764（8K×8)等，型號(hào)后面的幾位數(shù)表示的是存儲(chǔ)容量，單位為K。第28頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電二、E2PROM（ElectricallyErasableProgrammableRead－OnlyMemory，簡(jiǎn)寫為E2PROM）7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）雖然紫外線擦除的EPROM具有重寫功能，但擦除操作復(fù)雜，速度慢。為了禰補(bǔ)這些不足，則產(chǎn)生了用電信號(hào)擦除的PROM就是E2PROM。E2PROM的存儲(chǔ)單元采用浮柵隧道氧化層MOS管，簡(jiǎn)稱Flotox管，其結(jié)構(gòu)圖和符號(hào)如圖7.2.11所示。圖7.2.11第29頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電Flotox的結(jié)構(gòu)與SIMOS管相似，也是N溝道MOS管，也有兩個(gè)柵極－－控制柵Gc和浮置柵Gf。不同的是Flotox管的浮置柵和漏區(qū)之間有個(gè)氧化層極薄的區(qū)域(<2×10－8m）－隧道區(qū)。當(dāng)隧道區(qū)的電場(chǎng)達(dá)到一定程度（107V/cm）時(shí)，便在漏區(qū)和浮置柵之間出現(xiàn)導(dǎo)電隧道，電子可以雙向通過，形成電流。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）圖7.2.11第30頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電在使用Flotox管做存儲(chǔ)單元時(shí)，為了提高擦、寫的可靠性，在E2PROM的存儲(chǔ)單元中除了Flotox管子外，還有一個(gè)選通管，如圖7.2.12所示。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）*工作原理：a.讀出狀態(tài)在讀出時(shí)，控制柵Gc加＋3V電壓，如圖7.2.12所示，若Wj＝1，此時(shí)選通管T2導(dǎo)通，若Flotox的浮置柵沒充電荷，則T1導(dǎo)通，在位線Bj上讀出為0；若Flotox的浮置柵上充有電荷，則T1截止，在位線Bj上讀出為1.圖7.2.12Gf3V5V第31頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電b.擦除（寫1）狀態(tài)7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）當(dāng)擦除狀態(tài)時(shí)，在控制柵和位線加高電壓脈沖(20V/10ms)，使得浮置柵上存儲(chǔ)電荷。當(dāng)控制柵加正常電壓時(shí)，F(xiàn)lotox管截止，一個(gè)字節(jié)被擦除，則這個(gè)字節(jié)的所有存儲(chǔ)單元為1的狀態(tài)。第32頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電c.寫入（寫0)狀態(tài)在寫入情況下，令控制柵為0V，同時(shí)在在字線和位線上加20V/10ms的脈沖電壓，應(yīng)使寫入的那些單元的Flotox管的浮置柵放電，然后在控制柵Gc加正常的＋3V電壓，使Flotox管導(dǎo)通，則所存儲(chǔ)的內(nèi)容為0.注：雖然E2PROM改用電信號(hào)擦除，但由于擦除和寫入需要加高電壓脈沖，且擦除和寫入的時(shí)間仍然較長(zhǎng)，所以正常工作只做ROM用。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）第33頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電三、快閃存儲(chǔ)器（FlashMemory）其結(jié)構(gòu)和EPROM中的SIMOS管相似，只是浮置柵和襯底之間的氧化層的厚度不同，快閃存儲(chǔ)器中的此厚度很薄，僅為10～15nm。以及另外一些特殊的制造技術(shù)。因此快閃存儲(chǔ)器即吸收了EPROM的結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，也保留了E2PROM擦除的快捷特性，且集成度很高。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）為提高集成度，省去T2（選通管）改用疊柵MOS管（類似SIMOS管）疊柵MOS管和flash存儲(chǔ)單元如圖7.2.13所示。第34頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）*工作原理：a.讀出狀態(tài)：若字線為高電平，即Wj＝1,存儲(chǔ)單元的公共端Vss＝0.若浮柵無充電，則疊柵MOS管導(dǎo)通，位線Bj輸出低電平；若浮柵上充有負(fù)電荷，則疊柵MOS管截止，位線Bj輸出高電平。5V0V圖7.2.13疊柵MOS管和存儲(chǔ)單元第35頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電b.寫入狀態(tài)：首先在疊柵MOS管的漏極經(jīng)位線加較高的電平（6V），Vss＝0V，在控制柵加一個(gè)幅度較大（12V/10μs）的正脈沖，使得管子發(fā)生雪崩擊穿，浮置柵出現(xiàn)充電電荷。此時(shí)由于疊柵MOS管的開啟電壓提高，使得字線上加正常的邏輯電平時(shí)管子不會(huì)導(dǎo)通，寫入1。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）6V0V第36頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電c.擦除狀態(tài)：擦除是利用隧道效應(yīng)。在控制柵處于低電平（0V），源極加高幅度正脈沖（12V/100ms）的情況下，浮置柵和源極之間產(chǎn)生隧道效應(yīng)，浮置柵的電荷通過隧道區(qū)放電，此時(shí)管子的開啟電壓降低，當(dāng)字線加正常高電平（5V）時(shí)，管子就會(huì)導(dǎo)通。由于存儲(chǔ)單元的源極都是連在一起的，故全部的存儲(chǔ)單元同時(shí)被擦除，這是和E2PROM不同的一個(gè)地方。7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）0V5V第37頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.3隨機(jī)存儲(chǔ)器（RAM）隨機(jī)存儲(chǔ)器也叫隨機(jī)讀/寫存儲(chǔ)器，即在RAM工作時(shí)，可以隨時(shí)從任一指定的地址讀出數(shù)據(jù)，也可隨時(shí)將數(shù)據(jù)寫入指定的存儲(chǔ)單元。其特點(diǎn)是：讀、寫方便，使用靈活。缺點(diǎn)是：存入的數(shù)據(jù)易丟失（即停電后數(shù)據(jù)隨之丟失）。分類：靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）一、SRAM的結(jié)構(gòu)和工作原理SRAM電路一般由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路（也叫輸入/輸出電路）三部分組成，其框圖如圖7.3.1所示。第38頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電其中：*存儲(chǔ)矩陣：它是由許多存儲(chǔ)單元排列而成，每個(gè)存儲(chǔ)單元都能存儲(chǔ)1位二值數(shù)據(jù)（1或0)，在譯碼器和讀/寫電路的控制下，即可寫入數(shù)據(jù)，也可讀出數(shù)據(jù)。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖7.3.1第39頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電*地址譯碼器：地址譯碼器一般都分為行地址譯碼器和列地址譯碼器兩部分。行地址譯碼器將輸入的地址代碼的若干位A0~Ai譯成某一條字線的輸出高、低電平信號(hào)，從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）第40頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電列地址譯碼器將輸入地址代碼的其余幾位Ai＋1~An－1譯成某一根輸出線上的高、低電平信號(hào)，從字線選中的一行存儲(chǔ)單元中再選1位（或幾位），使這些被選中的單元經(jīng)讀/寫控制電路與輸入/輸出接通，以便對(duì)這些單元進(jìn)行讀、寫操作。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）第41頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電*讀/寫控制電路:讀/寫控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀/寫控制信號(hào)R/W=1時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元里的數(shù)據(jù)送到輸入/輸出端上；當(dāng)R/W＝0時(shí)，執(zhí)行寫操作，加到輸入/輸出端上的數(shù)據(jù)被寫入存儲(chǔ)單元中。在讀/寫控制電路中另設(shè)有片選輸入端CS。當(dāng)CS＝0時(shí)，RAM為正常工作狀態(tài)；當(dāng)CS＝1時(shí)，所有的輸入/輸出端均為高阻態(tài)，不能對(duì)RAM進(jìn)行讀/寫操作。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）第42頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電注：上述框圖的雙向箭頭表示一組可雙向傳輸數(shù)據(jù)的導(dǎo)線，它所包含的導(dǎo)線的數(shù)目等于并行輸入/輸出數(shù)據(jù)的位數(shù)。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）**總之，一個(gè)RAM有三根線：①地址線是單向的，它傳送地址碼（二進(jìn)制），以便按地址訪問存儲(chǔ)單元。②數(shù)據(jù)線是雙向的，它將數(shù)據(jù)碼（二進(jìn)制數(shù)）送入存儲(chǔ)矩陣或從存儲(chǔ)矩陣讀出。③讀/寫控制線傳送讀（寫）命令，即讀時(shí)不寫，寫時(shí)不讀。第43頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.3.2為1024×4位的RAM2114的工作原理圖7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖7.3.2A9第44頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電地址譯碼器：10根地址線A0~A9，分2組，6根行地址輸入線A8~A3加到行地址譯碼器上，其輸出為26＝64根行地址輸出線X0～X63；4根列地址輸入線A2～A0、A9加到列地址譯碼器上，譯出24＝

16列地址輸出線，其輸出信號(hào)從已選中一行里挑出要讀寫的4個(gè)存儲(chǔ)單元，即每個(gè)字線包含4位I/O1~I/O4。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）邏輯符號(hào)如圖7.3.3所示圖7.3.3其中：存儲(chǔ)單元：64×64＝4096，排列成64行和64列的矩陣第45頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電*I/O1~I/O4：數(shù)據(jù)輸入端也是數(shù)據(jù)讀出端。讀/寫操作是由R/W和CS控制的。*讀/寫控制：當(dāng)CS＝0，R/W＝1時(shí)，為讀出狀態(tài)，存儲(chǔ)矩陣地?cái)?shù)據(jù)被讀出，數(shù)據(jù)從I/O1~I/O4輸出。當(dāng)CS＝0,R/W＝0時(shí)，執(zhí)行寫入操作，I/O1~I/O4上的數(shù)據(jù)寫入到存儲(chǔ)矩陣中。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）若CS＝1，則所有的I/O端都處于禁止?fàn)顟B(tài)，將存儲(chǔ)器內(nèi)部電路與外部連線隔離，此時(shí)可以直接把I/O1~I/O4與系統(tǒng)總線相連，或?qū)⒍嗥?114的輸入/輸出端并聯(lián)使用。第46頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電如：A9A2~A0=0001,A8~A3=111110時(shí)，則Y1=1,X62=1,這樣可對(duì)它們交點(diǎn)D4~D1進(jìn)行讀寫操作。*存儲(chǔ)矩陣：2114中有64行×（16×4)列＝4096個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元都是由6個(gè)NMOS管組成，其示意圖如圖7.3.4所示。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）第47頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電二、SRAM的靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加門控管而成，它是靠觸發(fā)器的自保持功能存儲(chǔ)數(shù)據(jù)的。圖7.3.5是由六只N溝道增強(qiáng)型MOS管組成的靜態(tài)存儲(chǔ)單元。1.MOS管構(gòu)成：7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖7.3.5第48頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.3.57.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）其中：T1~T4：組成基本SR鎖存器，用于記憶一位二值代碼；T5、T6：是門控管，作模擬開關(guān)使用，用來控制觸發(fā)器的Q、Q，和位線Bj、Bj之間的聯(lián)系。第49頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電T5、T6的開關(guān)狀態(tài)是由字線Xi決定，當(dāng)Xi

＝1時(shí)，T5、T6導(dǎo)通，鎖存器的輸出和位線接通；當(dāng)Xi＝0時(shí)，T5、T6截止，鎖存器與位線斷開。圖7.3.57.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）T7、T8：是每一列存儲(chǔ)單元公用的兩個(gè)門控管，用于和讀/寫緩沖放大器之間的連接第50頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電T7、T8是由列地址譯碼器的輸出端Yj來控制的。當(dāng)Yj

＝1時(shí)，所在的列被選中，T7、T8導(dǎo)通，這時(shí)第i行第j列的單元的單元與緩沖器相連；當(dāng)Yj

＝0時(shí)，T7、T8截止。圖7.3.57.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）第51頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電工作原理：7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）當(dāng)存儲(chǔ)單元所在的一行和所在地一列同時(shí)被選中以后，即Xi

＝1，Yj

＝1，T5、T6、T7、T8均處于導(dǎo)通狀態(tài)，Q、Q和Bj、Bj之間接通。若這時(shí)CS＝0，R/W＝1,則讀/寫緩沖放大器的A1接通，A2、A3不通，Q的狀態(tài)經(jīng)A1送到I/O端，實(shí)現(xiàn)數(shù)據(jù)讀出圖7.3.5第52頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電若CS＝0，R/W＝0，則A1不通，A2、A3接通，加到I/O的數(shù)據(jù)被寫入存儲(chǔ)單元。注：由于CMOS電路的功耗極低，雖然制造工藝比較復(fù)雜，但大容量的靜態(tài)存儲(chǔ)器幾乎全部采用CMOS存儲(chǔ)單元7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖7.3.5第53頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電2.雙極型SRAM的存儲(chǔ)單元（自學(xué)）7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）*7.3.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）（自學(xué)）7.4存儲(chǔ)容量的擴(kuò)展當(dāng)使用一片ROM或RAM器件不能滿足對(duì)存儲(chǔ)容量的需求時(shí)，則需要將若干片ROM或RAM組合起來，構(gòu)成更大容量的存儲(chǔ)器。存儲(chǔ)容量的擴(kuò)展方式有兩種：位擴(kuò)展方式和字?jǐn)U展方式。7.4.1位擴(kuò)展方式若每一片ROM或RAM的字?jǐn)?shù)夠用而位數(shù)不足時(shí)，應(yīng)采用位擴(kuò)展方式。接法：將各片的地址線、讀寫線、片選線并聯(lián)即可第54頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.4.1是用8片1024×1的RAM構(gòu)成1024×8的RAM接線圖。7.4.1位擴(kuò)展方式圖7.4.1第55頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.4.2是由兩片2114擴(kuò)展成1024×8位的RAM電路連線圖。7.4.1位擴(kuò)展方式第56頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.4.2字?jǐn)U展方式若每一片存儲(chǔ)器(ROM或RAM）的數(shù)據(jù)位數(shù)夠而字?jǐn)?shù)不夠時(shí)，則需要采用字?jǐn)U展方式，以擴(kuò)大整個(gè)存儲(chǔ)器的字?jǐn)?shù)，得到字?jǐn)?shù)更多的存儲(chǔ)器。例7.4.1用4片256×8位的RAM接成一個(gè)1024×8位的RAM接線圖1024×8RAM解：第57頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電每一片256×8的A0～A7可提供28＝256個(gè)地址，為0～0到1～1，用擴(kuò)展的字A8、A9構(gòu)成的兩位代碼區(qū)別四片256×8的RAM，即將A8、A9譯成四個(gè)低電平信號(hào)，分別接到四片256×8RAM的CS，如下表A9A8CS1CS2CS3CS40001110110111011011111107.4.2字?jǐn)U展方式第58頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電四片256×8RAM地址分配為7.4.2字?jǐn)U展方式(2)(3)(4)第59頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電實(shí)現(xiàn)的電路如圖7.4.3所示7.4.2字?jǐn)U展方式圖7.4.3第60頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電圖7.4.4為由4片2114構(gòu)成的4096×4位RAM的電路連線圖。7.4.2字?jǐn)U展方式第61頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電其各片RAM電路的地址分配如表7.2.17.4.2字?jǐn)U展方式注：由于ROM芯片上沒有讀/寫控制端，所以除此之外位擴(kuò)展方式其余引出線的接法和RAM相同；而字?jǐn)U展方式也同樣適用于ROM。第62頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電如果一片RAM或ROM的位數(shù)和字?jǐn)?shù)都不夠，就需要同時(shí)采用位擴(kuò)展和自擴(kuò)展方法，用多片組成一個(gè)大的存儲(chǔ)器系統(tǒng)，以滿足對(duì)存儲(chǔ)容量的要求。7.4.2字?jǐn)U展方式例7.4.2試用256×4位的RAM，用復(fù)合擴(kuò)展的方法組成1024×8位的RAM。要求：①畫出連線圖；②指出當(dāng)R/W=1，地址為0011001100時(shí)，哪個(gè)芯片組被選通？③指出芯片組(0)、(1)、(2)、(3)的地址范圍。解：（1)先用位擴(kuò)展方式構(gòu)成256×8位的RAM，其連線圖如圖7.4.5所示；第63頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電再由字?jǐn)U展方式構(gòu)成1024×8位RAM，如圖7.4.6所示，所以一共用了8片256×4位的RAM。7.4.2字?jǐn)U展方式第64頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電(2)當(dāng)?shù)刂反a為0011001100,且R/W=1

時(shí)，A9A8=00，256×8(1)組被選中，其他組被封鎖。(3)256×8(1)的地址為（0000000000)B~(0011111111)B;256×8(2)的地址為（0100000000)B~(0111111111)B;256×8(3)的地址為（1000000000)B~(1011111111)B;256×8(4)的地址為（1100000000)B~(1111111111)B。7.4.2字?jǐn)U展方式第65頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電7.5用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)對(duì)于前面講過的二極管掩模ROM中，有一個(gè)數(shù)據(jù)輸出表（如下）A0~An-1W0W(2n-1)第66頁，課件共79頁，創(chuàng)作于2023年2月2023/7/24數(shù)電可以看出，若把地址輸入A1和A0看成是兩個(gè)輸入變量，數(shù)據(jù)輸出看成是一組輸出變量，則D3~D0就是一組A1~A0的組合邏輯函數(shù)。可寫成：7.