數(shù)字電子技術(shù)及應(yīng)用

數(shù)字電子技術(shù)及應(yīng)用課件第1頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月第二章邏輯門(mén)電路數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第2頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月目標(biāo)在這一章里，你將學(xué)習(xí)：2.1概述2.2半導(dǎo)體分立器件的開(kāi)關(guān)特性2.3邏輯門(mén)電路2.4TTL集成邏輯門(mén)電路2.5CMOS集成邏輯門(mén)電路2.6不同類(lèi)型門(mén)電路的接口問(wèn)題2.7邏輯門(mén)電路的應(yīng)用數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第3頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月第二章邏輯門(mén)電路

內(nèi)容提要本章主要介紹邏輯電路的基本邏輯關(guān)系和邏輯門(mén)電路；TTL與非門(mén)的典型電路結(jié)構(gòu)、工作原理、傳輸特性和主要參數(shù)；CMOS集成邏輯門(mén)電路。數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第4頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．1概述1．正邏輯和負(fù)邏輯

在邏輯電路中，輸入輸出電位的高低用電平表示，高電平是一種狀態(tài)，低電平是另一種狀態(tài)；若高電平表示有信號(hào)，用1表示，低電平表示沒(méi)有信號(hào)，用0表示，則稱(chēng)為正邏輯；反之若低電平表示有信號(hào)，用1表示，高電平表示沒(méi)有信號(hào)，用0表示，則稱(chēng)為負(fù)邏輯。2．標(biāo)準(zhǔn)高電平和標(biāo)準(zhǔn)低電平

在數(shù)字電路中，高電平或低電平都是表示一定的電壓范圍，而不是一個(gè)固定不變的數(shù)值。將高電平的下限值稱(chēng)為標(biāo)準(zhǔn)高電平，用USH表示，低電平的上限值稱(chēng)為標(biāo)準(zhǔn)低電平，用USL表示；在實(shí)際電路中應(yīng)滿(mǎn)足高電平UH≥USH，低電平UL≤USL。數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第5頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．2半導(dǎo)體分立器件的開(kāi)關(guān)特性2.2.1二極管的開(kāi)關(guān)特性2.2.2晶體管的開(kāi)關(guān)特性2.2.3ＭＯＳ管的開(kāi)關(guān)特性

在數(shù)字電路中，二極管大多工作在開(kāi)關(guān)狀態(tài)。由于二極管具有單向?qū)щ娞匦裕虼?，在?shù)字電路中它可以作為一個(gè)電子開(kāi)關(guān)使用。數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第6頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.2.1二極管的開(kāi)關(guān)特性1．二極管的靜態(tài)開(kāi)關(guān)特性二極管的靜態(tài)開(kāi)關(guān)特性是指二極管在正向直流電壓或反向直流電壓作用下穩(wěn)定導(dǎo)通或截止時(shí)呈現(xiàn)特性。

圖2-1二極管的開(kāi)關(guān)電路數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第7頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.二極管的動(dòng)態(tài)開(kāi)關(guān)特性

二極管的動(dòng)態(tài)開(kāi)關(guān)特性是指信號(hào)電壓突然變化時(shí)，二極管從一種工作狀態(tài)轉(zhuǎn)換到另一工作狀態(tài)時(shí)的轉(zhuǎn)換特性。轉(zhuǎn)換過(guò)程有兩種，即從導(dǎo)通到截止和從截止到導(dǎo)通，圖2-2所示為二極管的動(dòng)態(tài)開(kāi)關(guān)特性。

數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第8頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月圖2-2二極管的動(dòng)態(tài)開(kāi)關(guān)特性由此可見(jiàn)，反向恢復(fù)時(shí)間是影響二極管開(kāi)關(guān)速度的主要原因，反向恢復(fù)時(shí)間越長(zhǎng)，開(kāi)關(guān)速度越低。數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第9頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.2.2晶體管的開(kāi)關(guān)特性1．晶體管的靜態(tài)開(kāi)關(guān)特性

晶體管的輸出特性曲線(xiàn)有三個(gè)區(qū)域——放大區(qū)、截止區(qū)、飽和區(qū)。在數(shù)字電路中，晶體管主要工作在飽和區(qū)和截止區(qū)，并在截至區(qū)和飽和區(qū)之間通過(guò)放大區(qū)進(jìn)行快速轉(zhuǎn)換，晶體管的這種工作狀態(tài)稱(chēng)為開(kāi)關(guān)工作狀態(tài)。

圖2-3晶體管的開(kāi)關(guān)工作狀態(tài)

數(shù)字電子技術(shù)及應(yīng)用高職高專(zhuān)ppt課件第10頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．晶體管的動(dòng)態(tài)開(kāi)關(guān)特性與二極管相似，晶體管工作在開(kāi)關(guān)狀態(tài)時(shí)，其內(nèi)部電荷的存儲(chǔ)與消散都需要一定的時(shí)間，因此集電極電流的變化總是滯后于輸入電壓ui

的變化，所以晶體管由截止?fàn)顟B(tài)變?yōu)轱柡蜖顟B(tài)或由飽和狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)都需要一定的時(shí)間。如圖2-4所示。

第11頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月圖2-4晶體管的開(kāi)關(guān)時(shí)間第12頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.2.3ＭＯＳ管的開(kāi)關(guān)特性1．ＭＯＳ管的開(kāi)關(guān)作用ＭＯＳ管金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管的簡(jiǎn)稱(chēng)，和晶體管一樣可以當(dāng)作開(kāi)關(guān)使用。

圖2-5MOS管開(kāi)關(guān)電路第13頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．ＭＯＳ管的開(kāi)關(guān)時(shí)間雙極型晶體管由于飽和時(shí)有存儲(chǔ)電荷存在，所以其開(kāi)關(guān)時(shí)間較長(zhǎng)。而MOS管因?yàn)橹挥幸环N載流子參與導(dǎo)電，不存在存儲(chǔ)電荷，因此不存在存儲(chǔ)時(shí)間，因而它的開(kāi)關(guān)時(shí)間較小。用PMOS管也可以構(gòu)成開(kāi)關(guān)電路，不同的是PMOS管的開(kāi)啟電壓為負(fù)值。

第14頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.3邏輯門(mén)電路2.3.1二極管門(mén)電路2.3.2晶體管門(mén)電路2.3.3組合邏輯門(mén)電路

在邏輯代數(shù)中最基本的邏輯關(guān)系有三種,即“與”、“或”、“非”，實(shí)現(xiàn)上述邏輯關(guān)系的電路叫邏輯門(mén)電路，簡(jiǎn)稱(chēng)門(mén)電路.第15頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.3.1二極管門(mén)電路1.二極管與門(mén)電路圖2-6二極管與門(mén)電路第16頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月

與門(mén)電路的輸入和輸出波形如圖2-7所示.圖2-7與門(mén)電路工作波形

第17頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.二極管或門(mén)電路圖2-8二極管或門(mén)電路第18頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月或門(mén)電路的輸入和輸出波形如圖2-9所示.圖2-9或門(mén)電路工作波形第19頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.3.2晶體管門(mén)電路圖2-10晶體管非門(mén)電路a）電路b）邏輯符號(hào)晶體管非門(mén)電路第20頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.3.3組合邏輯門(mén)電路1.復(fù)合門(mén)

(1)與非門(mén)與非門(mén)是與門(mén)和非門(mén)的組合，其邏輯符號(hào)如圖2-11a所示，邏輯表達(dá)式為

(2)或非門(mén)或非門(mén)是或門(mén)和非門(mén)的組合，其邏輯符號(hào)如圖2-11b所示，邏輯表達(dá)式為

第21頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月

(3)與或非門(mén)與或非門(mén)是與門(mén)、或門(mén)、非門(mén)的組合，其邏輯符號(hào)如圖2-11c所示，其邏輯表達(dá)式為

(4)異或門(mén)異或門(mén)電路的特點(diǎn)是兩個(gè)輸入信號(hào)相同時(shí)，輸出為0，相異時(shí)輸出為1，其邏輯符號(hào)如圖2-11d所示，邏輯關(guān)系表達(dá)式為

第22頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月圖2-11復(fù)合門(mén)邏輯符號(hào)第23頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.正邏輯和負(fù)邏輯的相互轉(zhuǎn)換

對(duì)同一電路，可以采用正邏輯，也可以采用負(fù)邏輯，而邏輯電路本身輸出與輸入的邏輯關(guān)系，并不因?yàn)椴捎谜?、?fù)邏輯的不同而改變。但是對(duì)同一種電路，用正、負(fù)邏輯去分析,它的邏輯功能截然不同，當(dāng)然邏輯真值表也不同。正負(fù)邏輯符號(hào)如表2-6所示。

第24頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月表2-6正、負(fù)邏輯符號(hào)門(mén)電路正邏輯符號(hào)負(fù)邏輯符號(hào)與門(mén)或門(mén)非門(mén)與非門(mén)或非門(mén)第25頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.4TTL集成邏輯門(mén)電路2.4.1TTL與非門(mén)的工作原理2.4.2TTL與非門(mén)的外特性及有關(guān)參數(shù)2.4.3其他類(lèi)型的TTL邏輯門(mén)電路2.4.4TTL系列數(shù)字集成電路簡(jiǎn)介2.4.5TTL門(mén)電路使用中應(yīng)注意的問(wèn)題

TTL邏輯門(mén)電路是晶體管—晶體管邏輯門(mén)電路的簡(jiǎn)稱(chēng)，它的輸入級(jí)和輸出級(jí)均采用晶體管。第26頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.4.1TTL與非門(mén)的工作原理1.電路組成圖2-16TTL集成與非門(mén)電路圖及邏輯符號(hào)

第27頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．工作原理

當(dāng)輸入全為高電平時(shí)，輸出為低電平；當(dāng)輸入端至少有一個(gè)為低電平時(shí)，輸出為高電平。由此可見(jiàn)，電路的輸出與輸入之間滿(mǎn)足與非邏輯關(guān)系，即

第28頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.4.2TTL與非門(mén)的外特性及有關(guān)參數(shù)1．電壓傳輸特性TTL與非門(mén)電壓傳輸特性是表示輸出電壓隨輸入電壓

變化的一條曲線(xiàn)，電壓傳輸特性曲線(xiàn)大致分為四段，如圖2-18：圖2-18TTL與非門(mén)的電壓傳輸特性第29頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．主要參數(shù)

⑴輸出高電平

和輸出低電平

⑵閾值電壓

⑶關(guān)門(mén)電平和開(kāi)門(mén)電平

⑷噪聲容限、

⑸輸入短路電流

⑹輸入漏電流

⑺扇出系數(shù)⑻平均延遲時(shí)間

第30頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.4.3其他類(lèi)型的TTL邏輯門(mén)電路1．集電極開(kāi)路與非門(mén)（OC門(mén)）將普通TTL與非門(mén)的輸出級(jí)改為集電極開(kāi)路的晶體管結(jié)構(gòu)，稱(chēng)為集電極開(kāi)路門(mén)電路，簡(jiǎn)稱(chēng)OC門(mén)(OpenCollector)。圖2-20OC門(mén)電路

第31頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．三態(tài)輸出門(mén)（TSL門(mén)）

三態(tài)門(mén)，是指邏輯門(mén)的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻狀態(tài)（或稱(chēng)禁止?fàn)顟B(tài)）的門(mén)電路，簡(jiǎn)稱(chēng)TSL(TristateLogic)門(mén)。

圖2-23三態(tài)門(mén)

第32頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.4.4

TTL系列數(shù)字集成電路簡(jiǎn)介

在我國(guó)TTL數(shù)字集成電路分為CT54系列和CT74系列，兩個(gè)系列具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，所不同的是54系列工作溫度-55～125℃，為軍用品；74系列工作溫度在0～70℃，為民用品。第33頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.4.5TTL門(mén)電路使用中應(yīng)注意的問(wèn)題在使用TTL集成門(mén)電路時(shí)，應(yīng)注意以下事項(xiàng)：1．電源電壓應(yīng)滿(mǎn)足在標(biāo)準(zhǔn)值5（1±10%）V的范圍內(nèi)。2．TTL電路的輸出端所接負(fù)載，不能超過(guò)規(guī)定的扇出系數(shù)。3．具有推拉式輸出結(jié)構(gòu)的TTL門(mén)電路，不允許直接并聯(lián)使用，三態(tài)門(mén)的輸出端可以并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門(mén)工作，其余處于高阻態(tài)；集電極開(kāi)路門(mén)輸出端可并聯(lián)使用，但公共輸出端必須通過(guò)負(fù)載電阻RL與電源相接。4．TTL門(mén)多余輸入端的處理方法第34頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.5CMOS集成邏輯門(mén)電路2.5.1CMOS反相器2.5.2其他類(lèi)型的CMOS邏輯門(mén)電路2.5.3CMOS系列數(shù)字集成電路簡(jiǎn)介2.5.4CMOS門(mén)電路特性及使用常識(shí)目前集成邏輯門(mén)電路有兩大類(lèi)，一類(lèi)是前面介紹的TTL門(mén)電路，另一類(lèi)為CMOS集成邏輯門(mén)電路，它是由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)對(duì)稱(chēng)MOS門(mén)電路。第35頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.5.1CMOS反相器1．電路結(jié)構(gòu)2.工作原理

本電路具有反相器功能，故稱(chēng)為非門(mén)，其邏輯表達(dá)式為

圖2-35CMOS反相器第36頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.5.2其他類(lèi)型的CMOS邏輯門(mén)電路1.與非門(mén)

它是由兩個(gè)串聯(lián)的增強(qiáng)型NMOS管和兩個(gè)并聯(lián)的增強(qiáng)型PMOS管組成。

電路的邏輯關(guān)系表達(dá)式為圖2-36CMOS與非門(mén)

第37頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.或非門(mén)

它是由兩個(gè)并聯(lián)的增強(qiáng)型NMOS管和兩個(gè)串聯(lián)的增強(qiáng)型PMOS管組成。

電路的邏輯關(guān)系表達(dá)式為

圖2-37

CMOS或非門(mén)

第38頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月3.CMOS傳輸門(mén)

CMOS傳輸門(mén)是一種傳送信號(hào)的可控開(kāi)關(guān)，它是由兩個(gè)參數(shù)對(duì)稱(chēng)的NMOS管和PMOS管并聯(lián)而成。

圖2-38CMOS傳輸門(mén)第39頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.5.3

COMS系列數(shù)字集成電路簡(jiǎn)介CMOS集成電路系列主要有CC4000系列和CC54/74HC系列，4000系列由于具有功耗低，噪聲容限大等特點(diǎn)，已得到廣泛應(yīng)用，但工作速度較慢；CC54/74HC系列具有較高的工作速度和驅(qū)動(dòng)能力。第40頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.5.4CMOS門(mén)電路特性及使用常識(shí)

TTL電路的使用注意事項(xiàng)，一般對(duì)CMOS電路也適用。但因CMOS電路容易產(chǎn)生柵極擊穿問(wèn)題，所以要特別注意以下幾點(diǎn)：（1）避免靜電損壞（2）多余輸入端的處理方法（3）并聯(lián)使用第41頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2.6不同類(lèi)型門(mén)電路的接口問(wèn)題

1.TTL電路驅(qū)動(dòng)CMOS電路

圖2-39TTL-CMOS電路的接口第42頁(yè)，課件共46頁(yè)，創(chuàng)作于2023年2月2．CMOS電路驅(qū)動(dòng)TTL電路圖2-40CMOS-TTL電路的接口

第43頁(yè)，