DES算法的FPGA實(shí)現(xiàn)的任務(wù)書

DES算法的FPGA實(shí)現(xiàn)的任務(wù)書任務(wù)書一、緒論1.1任務(wù)背景數(shù)字電路通常由組合和時(shí)序電路構(gòu)成。組合電路是一種沒(méi)有反饋的電路，輸出只取決于輸入。而時(shí)序電路則是有反饋的電路，輸出還取決于之前的狀態(tài)。FPGA可實(shí)現(xiàn)各種復(fù)雜的數(shù)字電路，包括現(xiàn)代加密算法中的DES算法。1.2任務(wù)目的本項(xiàng)目旨在通過(guò)FPGA實(shí)現(xiàn)DES算法，以加強(qiáng)對(duì)數(shù)字電路和加密算法的理解，并且研究FPGA實(shí)現(xiàn)DES算法的特點(diǎn)及技巧。1.3任務(wù)內(nèi)容1）學(xué)習(xí)DES算法的基本原理和實(shí)現(xiàn)方法；2）熟悉FPGA開(kāi)發(fā)環(huán)境，掌握VHDL語(yǔ)言；3）根據(jù)DES算法的規(guī)范，編寫VHDL程序?qū)崿F(xiàn)DES算法；4）設(shè)計(jì)合適的測(cè)試方法和測(cè)試樣例，對(duì)實(shí)現(xiàn)的DES算法進(jìn)行測(cè)試；5）對(duì)比PC機(jī)上的軟件實(shí)現(xiàn)和FPGA上的硬件實(shí)現(xiàn)的性能、功耗等指標(biāo)，進(jìn)行分析與評(píng)估。1.4任務(wù)成果1）VHDL程序，實(shí)現(xiàn)DES算法；2）測(cè)試報(bào)告，包括測(cè)試樣例、測(cè)試結(jié)果及分析；3）性能、功耗等指標(biāo)的分析評(píng)估報(bào)告。二、任務(wù)計(jì)劃2.1總體計(jì)劃本項(xiàng)目預(yù)計(jì)周期為兩個(gè)月，分為三個(gè)階段完成。第一階段為學(xué)習(xí)和準(zhǔn)備階段，第二階段為實(shí)現(xiàn)階段，第三階段為優(yōu)化和測(cè)試階段。2.2階段詳細(xì)計(jì)劃第一階段（1周）1）學(xué)習(xí)DES算法的基本原理和實(shí)現(xiàn)方法；2）熟悉FPGA開(kāi)發(fā)環(huán)境，掌握VHDL語(yǔ)言。第二階段（4周）1）根據(jù)DES算法的規(guī)范，編寫VHDL程序?qū)崿F(xiàn)DES算法；2）進(jìn)行模塊測(cè)試，并組合成整體進(jìn)行測(cè)試。第三階段（3周）1）對(duì)實(shí)現(xiàn)的DES算法進(jìn)行性能優(yōu)化；2）設(shè)計(jì)測(cè)試用例進(jìn)行功能和性能測(cè)試，并編制測(cè)試報(bào)告；3）對(duì)比PC機(jī)上的軟件實(shí)現(xiàn)和FPGA上的硬件實(shí)現(xiàn)的性能、功耗等指標(biāo)進(jìn)行分析與評(píng)估報(bào)告。三、人員安排3.1任務(wù)負(fù)責(zé)人：XXX3.2項(xiàng)目組成員：XXX、XXX、XXX四、資源需求4.1設(shè)備1）FPGA開(kāi)發(fā)板1套；2）PC機(jī)1臺(tái)（用于FPGA編程和測(cè)試）；3）存儲(chǔ)設(shè)備（U盤等）用于保存設(shè)計(jì)和測(cè)試結(jié)果。4.2軟件1）ISE設(shè)計(jì)套件；2）測(cè)試工具（Modelsim等）；3）文本編輯器（SublimeText、Notepad++等）。五、任務(wù)風(fēng)險(xiǎn)5.1任務(wù)過(guò)程中由于硬件設(shè)備故障或其他不可抗因素導(dǎo)致進(jìn)度