分立元件邏輯門

分立元件邏輯門1第1頁，課件共44頁，創(chuàng)作于2023年2月§2.1概述門電路的作用：是用以實現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對應(yīng)。門電路的主要類型：與門、或門、與非門、或非門、異或門等。門電路的輸出狀態(tài)與賦值對應(yīng)關(guān)系：正邏輯：高電位對應(yīng)“1”；低電位對應(yīng)“0”?；旌线壿嫞狠斎胗谜壿嫛⑤敵鲇秘?fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。一般采用正邏輯負(fù)邏輯：高電位對應(yīng)“0”；低電位對應(yīng)“1”。2第2頁，課件共44頁，創(chuàng)作于2023年2月100VVcc在數(shù)字電路中，對電壓值為多少并不重要，只要能判斷高低電平即可。K開------VO輸出高電平，對應(yīng)“1”。K合------VO輸出低電平，對應(yīng)“0”。VOKVccRVV§2.1概述3第3頁，課件共44頁，創(chuàng)作于2023年2月§2.2基本邏輯門電路一、二極管與門FD1D2AB+12V邏輯變量邏輯函數(shù)(uD=0.3V)000010

ABF100111真值表：邏輯式：F=A?B邏輯符號：&ABF4第4頁，課件共44頁，創(chuàng)作于2023年2月二、二極管或門FD1D2AB-12V§2.2基本邏輯門電路電路000011

ABF101111邏輯式：F=A+B邏輯符號：ABF真值表：5第5頁，課件共44頁，創(chuàng)作于2023年2月R1DR2AF+12V+3V三、三極管非門嵌位二極管§2.2基本邏輯門電路電路邏輯式：邏輯符號：1AF真值表：6第6頁，課件共44頁，創(chuàng)作于2023年2月R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門四、與非門邏輯式：&ABF邏輯符號：§2.2基本邏輯門電路電路7第7頁，課件共44頁，創(chuàng)作于2023年2月§2.3TTL與非門數(shù)字集成電路：在一塊半導(dǎo)體基片上制作出一個完整的邏輯電路所需要的全部元件和連線。使用時接：電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格便宜的特點。TTL型電路：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為:

Transistor—TransistorLogic。8第8頁，課件共44頁，創(chuàng)作于2023年2月2.3.1TTL與非門的基本原理一、結(jié)構(gòu)TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k750100§2.3TTL與非門

9第9頁，課件共44頁，創(chuàng)作于2023年2月輸入級輸出級中間級+5VABCR1T1R2T2R3FR4R5T3T4T5T1—多發(fā)射極晶體管：實現(xiàn)“與”運算?！?.3TTL與非門

10第10頁，課件共44頁，創(chuàng)作于2023年2月+5VABCR1T1R2T2R3FR4R5T3T4T5“非”復(fù)合管形式與非門輸出級“與”§2.3TTL與非門

11第11頁，課件共44頁，創(chuàng)作于2023年2月1.任一輸入為低電平（0.3V）時“0”0.7V不足以讓T2、T5導(dǎo)通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k750100二、工作原理三個PN結(jié)導(dǎo)通需2.1V§2.3TTL與非門

12第12頁，課件共44頁，創(chuàng)作于2023年2月+5VFR4R2R13kR5R3T3T4T1T5b1c1ABC0.7V“0”uouo=5-uR2-ube3-ube43.4V高電平！邏輯關(guān)系：任0則1?！?.3TTL與非門

13第13頁，課件共44頁，創(chuàng)作于2023年2月+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時§2.3TTL與非門

14第14頁，課件共44頁，創(chuàng)作于2023年2月+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V輸入、輸出的邏輯關(guān)系式：邏輯關(guān)系：全1則0?！?.3TTL與非門

15第15頁，課件共44頁，創(chuàng)作于2023年2月一、電壓傳輸特性2.3.2TTL與非門的特性和技術(shù)參數(shù)測試電路&+5Vuiuo電壓傳輸特性是指輸出電壓Vo隨輸入電壓Vi變化的特性。§2.3TTL與非門

16第16頁，課件共44頁，創(chuàng)作于2023年2月傳輸特性曲線uo(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低點平§2.3TTL與非門

17第17頁，課件共44頁，創(chuàng)作于2023年2月1.輸出高電平UOH、輸出低電平UOL

UOH2.4V

UOL

0.4V便認(rèn)為合格。

典型值UOH=3.4V

UOL=0.3V。2.開門電平UON和關(guān)門電平UOFFui<UOFF=0.8V時，是輸入低電平。ui>UTON=2.0V時，是輸入高電平。§2.3TTL與非門

3.高電平噪聲容限UNH和低電平噪聲容限UNL18第18頁，課件共44頁，創(chuàng)作于2023年2月二、輸入、輸出負(fù)載特性&&？分兩種情況討論：

（1）前級輸出為高電平時（2）前級輸出為低電平時§2.3TTL與非門

1.扇出系數(shù):與非門電路輸出能驅(qū)動同類門的個數(shù)。19第19頁，課件共44頁，創(chuàng)作于2023年2月IiH1IiH3IOH前級輸出為高電平時：+5VR4R2R5T3T4T1前級T1T1IiH2§2.3TTL與非門

20第20頁，課件共44頁，創(chuàng)作于2023年2月T1T1T1+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級輸出為低電平時：與非門的扇出系數(shù)一般是10?！?.3TTL與非門

21第21頁，課件共44頁，創(chuàng)作于2023年2月例：某TTL門電路，最大灌入電流IOL=10mA,最大

拉出電流IOH=1mA,輸入低電平電流IIL≤1.0mA,

輸入高電平電流IIH≤80μA。求該門電路的扇出

系數(shù)。解：輸出為高電平時的扇出系數(shù)：輸出為低電平時的扇出系數(shù)：所以該門電路的扇出系數(shù)為10。22第22頁，課件共44頁，創(chuàng)作于2023年2月2.平均傳輸延遲時間tui0tuo050%50%tPHLtPLH典型值：310ns§2.3TTL與非門

23第23頁，課件共44頁，創(chuàng)作于2023年2月+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCRui計算臨界電阻值：即：當(dāng)R1.45k時，可以認(rèn)為輸入為“1”；當(dāng)R<1.45k時，可以認(rèn)為輸入為“0”?！?.3TTL與非門

3.輸入端通過電阻R接地

TTL與非門在使用時多余輸入端處理：懸空的輸入端相當(dāng)于接高電平。為了防止干擾，一般將懸空的輸入端接高電平或輸入端并聯(lián)使用。24第24頁，課件共44頁，創(chuàng)作于2023年2月§2.4其它類型的TTL門電路2.4.1集電極開路的與非門（OC門）一、問題的提出標(biāo)準(zhǔn)TTL與非門進(jìn)行與運算:&ABEF&CD&G1&ABEF&CDG能否“線與”？（OpenCollector)25第25頁，課件共44頁，創(chuàng)作于2023年2月+5VR4R2T3T4T5R3TTL與非門的輸出電阻很低。這時，直接線與會使電流i

劇烈增加。i功耗T4熱擊穿UOL與非門2：不允許直接“線與”與非門1

截止與非門2

導(dǎo)通UOHUOL與非門1：i+5VR4R2T3T4T5R3問題：TTL與非門能否直接線與？§2.4其它類型的TTL門電路

26第26頁，課件共44頁，創(chuàng)作于2023年2月RLUCC集電極懸空+5VFR2R13kT2R3T1T5b1c1ABC&符號應(yīng)用時輸出端要接一上拉負(fù)載電阻RL。二、OC門結(jié)構(gòu)特點：RL

和UCC

可以外接。F=ABC§2.4其它類型的TTL門電路

27第27頁，課件共44頁，創(chuàng)作于2023年2月OC門可以實現(xiàn)“線與”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一導(dǎo)通，則F=0。F1、F2、F3全截止，則F=1。輸出級RLUCCRLT5T5T5F=F1F2F3§2.4其它類型的TTL門電路

28第28頁，課件共44頁，創(chuàng)作于2023年2月2.4.2三態(tài)門E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、結(jié)構(gòu)§2.4其它類型的TTL門電路

29第29頁，課件共44頁，創(chuàng)作于2023年2月+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理1.控制端E=0時的工作情況：01截止§2.4其它類型的TTL門電路

30第30頁，課件共44頁，創(chuàng)作于2023年2月+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2.控制端E=1時的工作情況：10導(dǎo)通截止截止高阻態(tài)§2.4其它類型的TTL門電路

31第31頁，課件共44頁，創(chuàng)作于2023年2月&ABF符號功能表三、三態(tài)門的符號及功能表&ABF符號功能表使能端高電平起作用使能端低電平起作用§2.4其它類型的TTL門電路

32第32頁，課件共44頁，創(chuàng)作于2023年2月E1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間的接口電路。四、三態(tài)門的用途工作時，E1、E2、E3分時接入高電平?！?.4其它類型的TTL門電路

33第33頁，課件共44頁，創(chuàng)作于2023年2月§2.2MOS門電路MOS電路的特點：2.是電壓控制元件，靜態(tài)功耗小。3.允許電源電壓范圍寬（318V）。4.扇出系數(shù)大，抗噪聲容限大。優(yōu)點1.工藝簡單，集成度高。缺點：工作速度比TTL低。34第34頁，課件共44頁，創(chuàng)作于2023年2月一、MOS反相器0UDSID負(fù)載線ui=“1”ui=“0”uo=“0”uo=“1”UCCuiuo§2.5MOS門電路

35第35頁，課件共44頁，創(chuàng)作于2023年2月等效結(jié)構(gòu)UCCuiuoT2（負(fù)載管）T1(驅(qū)動管）UGS=UDS>UT導(dǎo)通有源負(fù)載

(非線性電阻)實際結(jié)構(gòu)UCCuiuo§2.5MOS門電路

一、MOS反相器36第36頁，課件共44頁，創(chuàng)作于2023年2月二.CMOS反相器NMOS管PMOS管CMOS電路工作原理：ui=0時：

ugs2=UCC

，T2導(dǎo)通、T1截止，uo=“１”；ui=1時：

T1導(dǎo)通、T2截止，uo=“0”。UCCST2DT1uiuoDSComplementary-Symmetry

MOS互補(bǔ)對稱式MOS,簡稱CMOS。T1:ONT2:OFF同一電平:OFFON§2.5MOS門電路

37第37頁，課件共44頁，創(chuàng)作于2023年2月三.CMOS與非門&ABF工作原理:+UDDAFT2T1BT3T4SSSSGG結(jié)構(gòu)00

101

110

111

0ABT1T2T3T4F§2.5MOS門電路

38第38頁，課件共44頁，創(chuàng)作于2023年2月ABT1T2T3T4FABF工作原理:+UDDFAT2T1BT3T4GGSSS結(jié)構(gòu)00

××101

××

0

10×

×

0

11××

0

四.CMOS或非門§2.5MOS門電路

39第39頁，課件共44頁，創(chuàng)作于2023年2月附:門電路的常見邏輯符號與門

或門

非門F=A?BF=A+B&ABFABFABFABFABFABFA1FAFAFAF40第40頁，課件共44頁，創(chuàng)作于2023年2月與非門

或非門

OC門(兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國標(biāo)41第41頁，課件共44頁，創(chuàng)作于2023年2月AB&AB&AB國家標(biāo)準(zhǔn)三態(tài)門(兩輸入與非)

與或非門+ABCDFABCDF&&42第42頁，課件共44頁，創(chuàng)作于2023年2月本章小結(jié)１.利用半導(dǎo)體器件的開關(guān)特性，可以構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具特色的三態(tài)門、OC門和傳輸門。2.TTL電路的優(yōu)點是開關(guān)速度較高，抗干擾能力較強(qiáng)，帶負(fù)載的能力也比較強(qiáng)，缺點是功耗較大。3.CMOS電路具有制造工藝