邊沿觸發(fā)器課件

主從型RS觸發(fā)器的電路結(jié)構(gòu)和圖形符號主從型RS觸發(fā)器的電路結(jié)構(gòu)和圖形符號5.工作波形（又稱為時序圖，設(shè)初態(tài)為0

）圖4-10

主從RS觸發(fā)器的時序圖

置1置0置15.工作波形（又稱為時序圖，設(shè)初態(tài)為0）圖4-10主主從JK觸發(fā)器的電路結(jié)構(gòu)和圖形符號返回Q’主從JK觸發(fā)器的電路結(jié)構(gòu)和圖形符號返回Q’4-5邊沿觸發(fā)器一、維持—阻塞邊沿D觸發(fā)器

1．D觸發(fā)器的邏輯功能

D觸發(fā)器只有一個觸發(fā)輸入端D，因此，邏輯關(guān)系非常簡單；0011D0101Qn0011Qn+1輸出狀態(tài)同D狀態(tài)

功能D觸發(fā)器的功能表4-5邊沿觸發(fā)器一、維持—阻塞邊沿D觸發(fā)器0D0Qn0Q2．維持—阻塞邊沿D觸發(fā)器的結(jié)構(gòu)及工作原理（1）同步D觸發(fā)器：該電路滿足D觸發(fā)器的邏輯功能，但有同步觸發(fā)器的空翻現(xiàn)象。設(shè)：D=1該觸發(fā)器為上升沿觸發(fā)。2．維持—阻塞邊沿D觸發(fā)器的結(jié)構(gòu)及工作原理（1）同步D觸發(fā)器（2）維持—阻塞邊沿D觸發(fā)器

為了克服空翻，在原電路的基礎(chǔ)上引入三根反饋線。①置1。設(shè)：D=1L1稱為置1維持線。L2稱為置0阻塞線。（2）維持—阻塞邊沿D觸發(fā)器為了克服空翻，在原電路的基（2）維持—阻塞邊沿D觸發(fā)器②置0。設(shè)：D=0L3稱為置0維持線。

可見，引入了維持線和阻塞線后，將觸發(fā)器的觸發(fā)翻轉(zhuǎn)控制在CP上跳沿到來的一瞬間，并接收CP上跳沿到來前一瞬間的D信號。（2）維持—阻塞邊沿D觸發(fā)器②置0。L3稱為置0維持線。利用CMOS傳輸門構(gòu)成的的上升沿觸發(fā)的邊沿D觸發(fā)器利用CMOS傳輸門構(gòu)成的的上升沿觸發(fā)的邊沿D觸發(fā)器例已知維持—阻塞D觸發(fā)器的輸入波形，畫出輸出波形圖。解：在波形圖時，應(yīng)注意以下兩點：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在CP的上升沿。（2）判斷觸發(fā)器次態(tài)的依據(jù)是CP上升沿前一瞬間輸入端D的狀態(tài)。例已知維持—阻塞D觸發(fā)器的輸入波形，畫出輸出波形圖。解：在2023/8/410

目前市場上出售的集成觸發(fā)器產(chǎn)品通常為JK觸發(fā)器和D觸發(fā)器兩種類型。

4-7集成觸發(fā)器表4-12常用集成觸發(fā)器2023/8/310目前市場上出售的集成觸發(fā)2023/8/4114.7.1

集成JK觸發(fā)器圖4-25集成JK觸發(fā)器74LS112(a)外引腳圖

(b)邏輯符號

常用的有74LS112、CC4027等。

74LS112為負邊沿觸發(fā)的雙JK觸發(fā)器。SD、RD分別為異步置1端和異步置0端，均為低電平有效。1.

74LS112的外引腳圖和邏輯符號

2023/8/3114.7.1集成JK觸發(fā)器圖4-22023/8/4122.邏輯功能表4-1374LS112的功能表

2023/8/3122.邏輯功能表4-1374LS12023/8/4133.時序圖圖4-2674LS112的時序圖置0置1置1置02023/8/3133.時序圖圖4-2674LS112的2023/8/4144.7.2

集成D觸發(fā)器圖4-27雙D觸發(fā)器74LS74(a)外引腳圖

(b)邏輯符號

1.

雙D觸發(fā)器74LS74外引腳圖和邏輯符號2023/8/3144.7.2集成D觸發(fā)器圖4-2023/8/4152.邏輯功能表4-14雙D觸發(fā)器74LS74的功能表

觸發(fā)方式為CP上升沿觸發(fā)。低電平有效的異步置0端和異步置1端2023/8/3152.邏輯功能表4-14