MOS器件物理基礎

MOSFET開關N型MOSFET導通時VG的值(閾值電壓)？源漏之間的電阻？源漏電阻與各端電壓的關系？…MOSFET的結構襯底Ldrawn：溝道總長度Leff：溝道有效長度，Leff＝Ldrawn－2LDMOSFET的結構LD：橫向擴散長度（bulk、body）tox

:氧化層厚度源極：提供載流子漏極：收集載流子MOSFET：Metal-OxideSemiconductorField-EffectTransistorCMOS:互補MOSn型MOSFET：載流子為電子p型MOSFET：載流子為空穴阱：局部襯底MOS管正常工作的基本條件MOS管正常工作的基本條件是:所有襯源（B、S）、襯漏（B、D）pn結必須反偏寄生二極管同一襯底上的NMOS和PMOS器件寄生二極管*N-SUB必須接最高電位VDD！*P-SUB必須接最低電位VSS！*阱中MOSFET襯底常接源極SMOS管所有pn結必須反偏:例：判斷制造下列電路的襯底類型n型襯底p阱p型襯底n阱MOS晶體管符號NMOS晶體管工作原理導電溝道形成VGS>VT、VDS=0VGS>VT、0<VDS<VGS-VT稱為三極管區(qū)或線性區(qū)溝道未夾斷條件VGS>VT、VDS>VGS-VT稱為飽和區(qū)NMOS器件的閾值電壓VTH(a)柵壓控制的MOSFET(b)耗盡區(qū)的形成(c)反型的開始(d)反型層的形成形成溝道時的VG稱為閾值電壓記為VTΦMS：多晶硅柵與硅襯底功函數(shù)之差Qdep耗盡區(qū)的電荷,是襯源電壓VBS的函數(shù)Cox：單位面積柵氧化層電容2ΦF：強反型時的表面電勢k：玻耳茲曼常數(shù)q：電子電荷Nsub：襯底摻雜濃度ni：本征自由載流子濃度εsi：硅的介電常數(shù)閾值電壓調整：改變溝道區(qū)摻雜濃度。NMOS溝道電勢示意圖(0<VDS<VGS-VT)邊界條件:V(x)|x=0=0,V(x)|x=L=VDSQd：溝道電荷密度Cox：單位面積柵電容溝道單位長度電荷(C/m)WCox：MOSFET單位長度的總電容Qd(x)：沿溝道點x處的電荷密度V(x)：溝道x點處的電勢I/V特性的推導（1）電荷移動速度(m/s)V(x)|x=0=0,V(x)|x=L=VDSI/V特性的推導（2）對于半導體：且I/V特性的推導（3）三極管區(qū)(線性區(qū))每條曲線在VDS＝VGS－VTH時取最大值，且大小為：VDS＝VGS－VTH時溝道剛好被夾斷三極管區(qū)的nMOSFET（0<VDS<VGS－VT）等效為一個壓控電阻飽和區(qū)的MOSFET（VDS≥VGS－VT）當V(x)接近VGS-VT，Qd(x)接近于0，即反型層將在X≤L處終止，溝道被夾斷。MOSFET的I/V特性TriodeRegionVDS>VGS-VT溝道電阻隨VDS增加而增加導致曲線彎曲曲線開始斜率正比于VGS-VTVDS<VGS-VT用作恒流源條件：工作在飽和區(qū)且VGS

＝const！NMOS管的電流公式截至區(qū)，Vgs<VTH線性區(qū),Vgs>VTHVDS<Vgs-VTH飽和區(qū),Vgs>VTHVDS>Vgs-VTHMOS管飽和的判斷條件NMOS飽和條件：Vgs>VTHN；Vd≥Vg-VTHNPMOS飽和條件:Vgs<VTHP

；Vd≤Vg＋|VTHP

|gdgd判斷MOS管是否工作在飽和區(qū)時，不必考慮VsMOSFET的跨導gmMOS模擬開關MOS管D、S可互換，電流可以雙向流動。可通過柵源電源（Vgs）方便控制MOS管的導通與關斷。關斷后Id≈0NMOS模擬開關傳送高電平的閾值損失特性假定“1”電平為3V，“0”電平為0V，VTN＝0.5V，試確定C1、C2的終值電壓。PMOS模擬開關傳送低電平的閾值損失特性假定“1”電平為3V，“0”電平為0V，VTP＝-0.5V，試確定C1、C2的終值電壓。二級效應MOS管的開啟電壓VT及體效應無體效應源極跟隨器

有體效應體效應系數(shù)，VBS＝0時，

＝0MOS管體效應的Pspice仿真結果Vb=0.5vVb=0vVb=-0.5vIdVg體效應的應用：利用襯底作為MOS管的第3個輸入端利用VT減小用于低壓電源電路設計襯底跨導gmbMOSFET的溝道調制效應MOSFET的溝道調制效應LL’MOS管溝道調制效應的Pspice仿真結果VGS-VT=0.15V,W=100μ?ID/?VDS∝λ/L∝1/L2Ｌ=2μＬ=6μＬ=4μMOS管跨導gm不同表示法比較跨導gm123上式中:亞閾值導電特性(ζ>1,是一個非理想因子)MOS管亞閾值導電特性的Pspice仿真結果VgSlogID仿真條件：VT＝0.6ＶW/L＝100μ/2μMOS管亞閾值電流ID一般為幾十~幾百nA,常用于低功耗放大器、帶隙基準設計。MOS器件模型MOS器件版圖MOS電容器的結構MOS器件電容C1:柵極和溝道之間的氧化層電容C2:襯底和溝道之間的耗盡層電容C3,C4柵極和有源區(qū)交疊電容C5,C6有源區(qū)和襯底之間的結電容柵源、柵漏、柵襯電容與VGS關系1)VGS<VTH截止區(qū)2)VGS>VTHVDS<<VGS–VTH深三極管區(qū)3)VGS>VTHVDS>VGS–VTH飽和區(qū)柵源、柵漏電容隨VGS的變化曲線NMOS器件的電容--電壓特性積累區(qū)強反型減小MOS器件電容的版圖結構對于圖a:CDB=CSB=WECj+2(W+E)Cjsw對于圖b:CDB=(W/2)ECj+2((W/2)+E)CjswCSB=2((W/2)ECj+2((W/2)+E)Cjsw=WECj+2(W+2E)Cjsw柵極電阻MOS低頻小信號模型完整的MOS小信號模型作業(yè)：2.1,2.2,2.5,2.9,2.15實驗熟悉HSPICE環(huán)境及MOS晶體管特性在Windows下Tanner環(huán)境下SPICE的使用任務：1)完成NMOS和PMOS晶體管I-V特性的仿真,包括

AW,L不變，在不同的Vgs下，Ids與Vds關系

BW,L不變，在不同的Vds下，Ids與Vgs關系

CVgs不變，在不同的W/L下，Ids與Vds關系2)習題2.5b3)襯底調制效應的仿真：習題2.5e時間4小時實驗報告要求畫出各個曲線，上交電子版。

例：求下列電路的低頻小信號輸出電阻(γ＝0)例：求下列電路的低頻小信號輸出電阻(γ＝0)例：求下列電路的低頻小信號輸出電阻(γ＝0)小信號電阻總結（γ＝0）對于圖（A）：對于圖（B）：對于圖（C）：例：若W/L＝50/0.5，|ID|＝500uA，分別求:NMOS、PMOS的跨導及輸出阻抗以及本征增益gmr0

（tox=9e-9λn=0.1,λp=0.2,μ

n=350cm2/V/s,μ

p=100cm2/V/s

）tox=50?,Cox6.9fF/μm2(1?=10-10

m,1fF=10-15

F)∴tox=90?,