計(jì)算機(jī)組成原理選擇題200道

計(jì)算機(jī)組成原理選擇題200道TOC\o"1-5"\h\z計(jì)算機(jī)組成原理【選擇題200道】1．計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指__D。ARAM存貯器BROM存貯器C主存貯器Dcache、主存貯器和外存貯器2．某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為___B___。A+（1-2-32）B+（1-2-31）C2-32D2-313?算術(shù)/邏輯運(yùn)算單元__ALU可完成_C。A16種算術(shù)運(yùn)算功能B16種邏輯運(yùn)算功能C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D4位乘法運(yùn)算和除法運(yùn)算功能4．存儲(chǔ)單元是指_B。A存放一個(gè)二進(jìn)制信息位的存貯元B存放一個(gè)機(jī)器字的所有存貯元集合C存放一個(gè)字節(jié)的所有存貯元集合D存放兩個(gè)字節(jié)的所有存貯元集合；5．相聯(lián)存貯器是按___C___進(jìn)行尋址的存貯器。A地址方式B堆棧方式C內(nèi)容指定方式D地址方式與堆棧方式6?變址尋址方式中，操作數(shù)的有效地址等于_C。A基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址（位移量）C變址寄存器內(nèi)容加上形式地址（位移量）D程序記數(shù)器內(nèi)容加上形式地址(位移量)7．以下敘述中正確描述的句子是：__AD。A同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8．計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)_C—。A減少了信息傳輸量B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù)D加重了CPU的工作量9?帶有處理器的設(shè)備一般稱為AA設(shè)備。A智能化B交互式C遠(yuǎn)程通信D過(guò)程控制10.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒—次中斷請(qǐng)求。AA?N/(NX+Y)B?N/(X+Y)NC．MIN[1/X，1/Y]D．MAX[1/X，1/Y]11.六七十年代，在美國(guó)的州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是它也是D__的發(fā)源地。A馬薩諸塞，硅礦產(chǎn)地，通用計(jì)算機(jī)B加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)12.若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是__C。A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)13.定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是__A。A-215?+(215-1)B-(215-1)?+(215-1)C-(215+1)?+215D-215?+21514.某SRAM芯片，存儲(chǔ)容量為64KM6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D。A64，16B16，64C64，8D16，16。15.交叉存貯器實(shí)質(zhì)上是一種存貯器，它能執(zhí)行獨(dú)立的讀寫操作。AA模塊式，并行，多個(gè)B模塊式串行，多個(gè)C整體式，并行，一個(gè)D整體式，串行，多個(gè)16.用某個(gè)寄存器中操作數(shù)的尋址方式稱為__C尋址。A直接B間接C寄存器直接D寄存器間接17.流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU__A。A具備同等水平的吞吐能力B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力18?描述PCI總線中基本概念不正確的句子是___C__。AHOST總線不僅連接主存，還可以連接多個(gè)CPUBPCI總線體系中有三種橋，它們都是PCI設(shè)備C以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上19.計(jì)算機(jī)的外圍設(shè)備是指__D。A輸入/輸出設(shè)備B外存儲(chǔ)器C遠(yuǎn)程通信設(shè)備D除了CPU和內(nèi)存以外的其它設(shè)備20.中斷向量地址是：___C___。A子程序入口地址B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址21.馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是__B。A多指令流單數(shù)據(jù)流B按地址訪問(wèn)并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址22.在機(jī)器數(shù)__B中，零的表示形式是唯一的。A原碼B補(bǔ)碼C移碼D反碼23.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)__D來(lái)實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器24.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是_C。A4__2MD1M25.主存貯器和CPU之間增加cache的目的是_A。A解決CPU和主存之間的速度匹配問(wèn)題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量26.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用___C___。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式27.同步控制是_C。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式D所有指令執(zhí)行時(shí)間都相同的方式28.描述PCI總線中基本概念不正確的句子是_CD。A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線29.CRT的分辨率為1024x1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量為__B。A512__256KBD2MB30．為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用__B。A通用寄存器B堆棧C存儲(chǔ)器D外存31.現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國(guó)歷史上的即反映了二值邏輯的思想，它最早記載在上，距今已有約千年。DA.八卦圖、論衡、二B?算籌、周脾算經(jīng)、二C?算籌、九章算術(shù)、一D.八卦圖、周易、三32.8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是A__。A.-128?+127B.-127?+127C.-129?+128D.-128?+12833?下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_AC—。A.浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)B.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C?階碼部件只進(jìn)行階碼相加、相減和比較操作D?尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算34.某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_BA.64KB.32KC.64KBD.32KB35.雙端口存儲(chǔ)器在__B情況下會(huì)發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同B.左端口與右端口的地址碼相同C.左端口與右端口的數(shù)據(jù)碼不同D?左端口與右端口的數(shù)據(jù)碼相同36?寄存器間接尋址方式中，操作數(shù)處在__B。A?通用寄存器B?主存單元C?程序計(jì)數(shù)器D?堆棧37.微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B。A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B.每一條機(jī)器指令由一段微指令編寫的微程序來(lái)解釋執(zhí)行C?每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D.—條微指令由若干條機(jī)器指令組成38.描述PCI總線中基本概念正確的句子是__AB___。A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線39.一張3.5寸軟盤的存儲(chǔ)容量為MB,每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)TOC\o"1-5"\h\z據(jù)是_A。A.1.44MB，512BB.1MB，1024BC.2MB，256BD.1.44MB，512KB40.發(fā)生中斷請(qǐng)求的條件之一是__C。A?—條指令執(zhí)行結(jié)束B?—次I/O操作結(jié)束C?機(jī)器內(nèi)部發(fā)生故障D.一次DMA操作結(jié)束41?對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是：B。A牛頓、維納、圖靈B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷42．假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_D—。A__B__C__D__43．按其數(shù)據(jù)流的傳遞過(guò)程和控制節(jié)拍來(lái)看，陣列乘法器可認(rèn)為是___B___。A全串行運(yùn)算的乘法器B全并行運(yùn)算的乘法器C串—并行運(yùn)算的乘法器D并—串型運(yùn)算的乘法器44．某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是_B。A16__MBD16M45?雙端口存儲(chǔ)器在_B情況下會(huì)發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數(shù)據(jù)碼相同D左端口與右端口的數(shù)據(jù)碼不同46．程序控制類指令的功能是__D。A進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行順序47．由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用__A來(lái)規(guī)定。A主存中讀取一個(gè)指令字的最短時(shí)間B主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間D主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間48?系統(tǒng)總線中控制線的功能是_A。A提供主存、I/O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)B提供數(shù)據(jù)信息C提供時(shí)序信號(hào)D提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)49．具有自同步能力的記錄方式是_CD。MFM50．__4的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是__ABC。A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒51.完整的計(jì)算機(jī)應(yīng)包括__D。A運(yùn)算器、存儲(chǔ)器、控制器；B外部設(shè)備和主機(jī)；C主機(jī)和實(shí)用程序；D配套的硬件設(shè)備和軟件系統(tǒng)；52.用64位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是—D—。A[0,264—1]B[0,263—1]C[0,262—1]D[0,263]53?四片__ALU和1片__CLA器件相配合，具有如下進(jìn)位傳遞功能B__。A行波進(jìn)位；B組內(nèi)先行進(jìn)位,組間先行進(jìn)位；C組內(nèi)先行進(jìn)位,組間行波進(jìn)位；D組內(nèi)行波進(jìn)位,組間先行進(jìn)位；54.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量為1MB，若按字編址，它的尋址范圍是_C。A1__C256__55?某一RAM芯片，其容量為512x8位，包括電源和接地端,該芯片引出線的最小數(shù)目應(yīng)是___D___。A23B25C50D1956．堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動(dòng)作是：（A）—MSP,（SP）-1—SP，那么出棧的動(dòng)作應(yīng)是__B—。A(MSP)—A,(SP)+1—SP;B(SP)+1—SP,(MSP)—A；C(SP)-1—SP,(MSP)—A;D(MSP)—A,(SP)-1—SP；57.指令周期是指__C。ACPU從主存取出一條指令的時(shí)間；BCPU執(zhí)行一條指令的時(shí)間；CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間；D時(shí)鐘周期時(shí)間；58.在___A___的微型計(jì)算機(jī)系統(tǒng)中,外設(shè)可和主存貯器單元統(tǒng)一編址，因此可以不使用1/O指令。A單總線B雙總線C三總線D多總線59．在微型機(jī)系統(tǒng)中,外圍設(shè)備通過(guò)__A與主板的系統(tǒng)總線相連接。A適配器B設(shè)備控制器C計(jì)數(shù)器D寄存器60．CD—ROM光盤的標(biāo)準(zhǔn)播放時(shí)間為60分鐘。在計(jì)算模式1情況下，光盤的存儲(chǔ)容量為__B。A601D530MB61.至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是_c。A.節(jié)約元件；B運(yùn)算速度快；C物理器件的性能決定；D信息處理方便；62.用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是—B—。TOC\o"1-5"\h\zA[0,1—2-32]B[0,1—2-31]C[0,1—2-30]D[0,1]63?已知X為整數(shù)，且[X]補(bǔ)二—，則X的十進(jìn)制數(shù)值是_B。A+155B-101C-155D+10164.主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)__C。A存放數(shù)據(jù)B存放程序C存放數(shù)據(jù)和程序D存放微程序65.微型計(jì)算機(jī)系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲(chǔ)器應(yīng)該采用_C。__MCRAM和ROMD__66.指令系統(tǒng)采用不同尋址方式的目的是_B。A實(shí)現(xiàn)存貯程序和程序控制；B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性；OC可直接訪問(wèn)外存；D提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；67.在CPU中跟蹤指令后繼地址的寄存器是__B。A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器68系統(tǒng)總線地址的功能是__D。A選擇主存單元地址；B選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C選擇外存地址；D指定主存和I/O設(shè)備接口電路的地址；69.CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是__C。A256位B16位C8位D7位70.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)__C時(shí)間。A?指令周期B?機(jī)器周期C?存儲(chǔ)周期D?總線周期81?某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的_C才能識(shí)別它。A譯碼器B判斷程序C指令D時(shí)序信號(hào)82．用16位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是_D。A[0,216—1]B[0,215—1]C[0,214—1]D[0,215]83?在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有，它一般用來(lái)實(shí)現(xiàn)。CA譯碼電路,與非門；B編碼電路,或非門；C溢出判斷電路,異或門；D移位電路,與或非門；84?某SRAM芯片，其容量為512x8位，包括電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為___D___。A23B25C50D1985．以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最髙的是_C。RAMC閃速存儲(chǔ)器DEPROM86．指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)__D。A堆棧尋址；B程序的條件轉(zhuǎn)移；C程序的無(wú)條件轉(zhuǎn)移；D程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移；87．異步控制常用于__A作為其主要控制方式。A在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí)；B微型機(jī)的CPU中；C硬布線控制器中；D微程序控制器中；88．多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用A__方法，對(duì)提高系統(tǒng)的吞吐率最有效。A多端口存貯器；B提高主存的速度；C交叉編址多模塊存貯器；D高速緩沖存貯器；89．磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用__B方式寫入。A并行B串行C并行—串行D串行—并行90．__4所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)開c。A除異步傳送外，還提供等步傳送方式；B提高了時(shí)鐘頻率；C除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式；91.八位微型計(jì)算機(jī)中乘除法大多數(shù)用__A實(shí)現(xiàn)。A軟件B硬件C固件D專用片子92.在機(jī)器數(shù)_B中，零的表示是唯一的。A原碼B補(bǔ)碼C移碼D反碼93?某SRAM芯片，其容量為512x8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是D__。A23B25C50D1994.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB，若按字編址，它的尋址范圍是_C。A8__16MBD8MB95.采用虛擬存貯器的主要目的是B__。A提高主存貯器的存取速度；B擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度；C提高外存貯器的存取速度；D擴(kuò)大外存貯器的存貯空間；算術(shù)右移指令執(zhí)行的操作是__B。A符號(hào)位填0,并順次右移1位，最低位移至進(jìn)位標(biāo)志位；B符號(hào)位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位；C進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位；D符號(hào)位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)志位；微程序控制器中，機(jī)器指令與微指令的關(guān)系是__B。A每一條機(jī)器指令由一條微指令來(lái)執(zhí)行；B每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行；C一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行；D一條微指令由若干條機(jī)器指令組成；同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擝D。A不需要應(yīng)答信號(hào)；B總線長(zhǎng)度較短；C用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步；D各部件存取時(shí)間較為接近；美國(guó)視頻電子標(biāo)準(zhǔn)協(xié)會(huì)定義了一個(gè)VGA擴(kuò)展集，將顯示方式標(biāo)準(zhǔn)化，這稱為著名的B__顯示模式。AEGA100.CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了__A。A能進(jìn)入中斷處理程序，并能正確返回源程序；B節(jié)省主存空間；C提高處理機(jī)速度；D易于編制中斷處理程序；101.我國(guó)在年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)，第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于年完成。DA1946,1958B1950,1968C1958,1961D1959，1965102.定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍___A___。A-215—+(215—1)B-(215—1)—+(215—1)C-（215+1）—+215D-215—+215103.定點(diǎn)計(jì)算機(jī)用來(lái)進(jìn)行__B。A十進(jìn)制數(shù)加法運(yùn)算；B定點(diǎn)數(shù)運(yùn)算；C浮點(diǎn)數(shù)運(yùn)算；D既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算；TOC\o"1-5"\h\z104.某DRAM芯片，其存儲(chǔ)容量為512Kx8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D。A8，512B512，8C18，8D19，8105.雙端口存儲(chǔ)器所以能高速進(jìn)行讀/寫，是因?yàn)椴捎肂__。A高速芯片B兩套相互獨(dú)立的讀寫電路C流水技術(shù)D新型器件106.二地址指令中，操作數(shù)的物理位置可安排在B__。A棧頂和次棧頂B兩個(gè)主存單元C一個(gè)主存單元和一個(gè)寄存器D兩個(gè)寄存器107.描述流水CPU基本概念不正確的句子是__ABC。A?流水CPU是以空間并行性為原理構(gòu)造的處理器B?流水CPU—定是RISC機(jī)器C?流水CPU一定是多媒體CPUD?流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)108.描述Futurebus+總線中基本概念不正確的句子是_AC。AFuturebus+總線是一個(gè)髙性能的同步總線標(biāo)準(zhǔn)；B基本上是一個(gè)異步數(shù)據(jù)定時(shí)協(xié)議；C它是一個(gè)與結(jié)構(gòu)、處理器、技術(shù)有關(guān)的開發(fā)標(biāo)準(zhǔn)；D數(shù)據(jù)線的規(guī)模在32位、64位、128位、256位中動(dòng)態(tài)可變；109.CD—ROM光盤是型光盤，可用做計(jì)算機(jī)的存儲(chǔ)器和數(shù)字化多媒體設(shè)備。BA重寫，內(nèi)B只讀，外C一次，外D多次，內(nèi)110．在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉___C___標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。TOC\o"1-5"\h\zA中斷允許B中斷請(qǐng)求C中斷屏蔽D中斷保護(hù)111．目前大多數(shù)集成電路生產(chǎn)中，所采用的基本材料為_A。A.單晶硅B.非晶硅C?銻化鉬D.硫化鎘112用16位字長(zhǎng)(其中一位符號(hào)位)表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是_C。a.ow|n|wi-2-(16+1)b.ow|n|wi-2-16c.ow|n|wi-2-(16-1)D.OW|N|W1113?運(yùn)算器雖有許多部件組成，但核心部件是B__。A?數(shù)據(jù)總線B?算術(shù)邏輯運(yùn)算單元C?多路開關(guān)D?累加寄存器114.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按字編址，它的尋址范圍是__A。A.1MB.4MBC.4MD.1MB115.常用的虛擬存貯系統(tǒng)由___A___兩級(jí)存貯器組成，其中輔存是大容量的磁表面存貯器。A?主存-輔存B?快存-主存C?快存-輔存D?通用寄存器-主存116?單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用___C___。A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式117.為確定下一條微指令的地址，通常采用斷定方式，其基本思想是___C___。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B?用微程序計(jì)數(shù)器yPC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D?通過(guò)指令中指定一個(gè)專門字段來(lái)控制產(chǎn)生后繼微指令地址118?描述PCI總線中基本概念不正確的句子是_C_D―。A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線119.為了使設(shè)備相對(duì)獨(dú)立，磁盤控制器的功能全部轉(zhuǎn)移到設(shè)備中，主機(jī)與設(shè)備間采用__A接口。A.SCSIB?專用C.ESDID.RISC120.I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以連接__B臺(tái)具有SCSI接口的設(shè)備。A.6B.7__15C.8D.10121.沒(méi)有外存貯器的計(jì)算機(jī)監(jiān)控程序可以存放在_B。__MCRAM和__122．如果浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷下列哪一項(xiàng)的運(yùn)算結(jié)果是規(guī)格化數(shù)__C。A1.__B0.01110C1.00010D0.01010123.在定點(diǎn)二進(jìn)制運(yùn)算其中，減法運(yùn)算一般通過(guò)_D_來(lái)實(shí)現(xiàn)A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器124.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_C。A0——4MBB0——2MBC0——2MD0——1MB125.在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由___D___完成地址映射。A程序員B編譯器C裝入程序D操作系統(tǒng)126.指令系統(tǒng)中采用不同尋址方式的目的主要是___B___。A實(shí)現(xiàn)存貯程序和程序控制B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C可以直接訪問(wèn)外存D提供擴(kuò)展操作碼的可能并降低指令譯碼難度127.同步控制是C__。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式D所有指令執(zhí)行時(shí)間都相同的方式128.以下描述中基本概念不正確的句子是__D。APCI總線不是層次總線BPCI總線采用異步時(shí)序協(xié)議和分布仲裁策略__BUS+總線能支持64位地址_BUS+總線適合于髙成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)129.用于筆記本電腦的外存儲(chǔ)器一般是__C。A軟磁盤B硬磁盤C固態(tài)盤D光盤130.周期挪用方式常用于___A___方式的輸入/輸出中。ADMAB中斷C程序傳送D通道131.計(jì)算機(jī)硬件能直接執(zhí)行的只有___B_。A?符號(hào)語(yǔ)言B機(jī)器語(yǔ)言C匯編語(yǔ)言D機(jī)器語(yǔ)言和匯編語(yǔ)言132?假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是_D。A.__B.__C.__D.__133.運(yùn)算器的主要功能是進(jìn)行__C___。A?邏輯運(yùn)算B?算術(shù)運(yùn)算C.邏輯運(yùn)算與算術(shù)運(yùn)算D?初等函數(shù)的運(yùn)算134.某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64K,若按字編址，那么它的尋址范圍是_B―。A.64KB.32KC.64KBD.32KB135.主存貯器和CPU之間增加cache的目的是___A___。A?解決CPU和主存之間的速度匹配問(wèn)題B.擴(kuò)大主存貯器的容量C?擴(kuò)大CPU中通用寄存器的數(shù)量D?擴(kuò)大外存的容量136.用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為__C尋址。A?直接B?間接C?寄存器直接D?寄存器間接137.異步控制常用于__A作為其主要控制方式。A?在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí)B?微型機(jī)的CPU中C硬布線控制器中D?微程序控制器中137.系統(tǒng)總線中地址線的功能是__D。A.選擇主存單元地址B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.選擇外存地址D.指定主存和I/O設(shè)備接口電路的地址139.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)__A與主板的系統(tǒng)總線相連接。A.適配器B?設(shè)備控制器C.計(jì)數(shù)器D.寄存器140?發(fā)生中斷請(qǐng)求的條件是___BCD___。A?—條指令執(zhí)行結(jié)束B?—次I/O操作結(jié)束C?機(jī)器內(nèi)部發(fā)生故障D.一次DMA操作結(jié)束141?某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的___C___才能識(shí)別它。A.譯碼器B?判別程序C?指令D?時(shí)序信號(hào)142?若［X］補(bǔ)二—，則X的十進(jìn)制數(shù)真值是_C—。A.71B.48C.65D.63143．按其數(shù)據(jù)流的傳送過(guò)程和控制節(jié)拍來(lái)看，陳列乘法器可認(rèn)為是__B。A.全串行運(yùn)算的乘法器B.全并行運(yùn)算的乘法器C.串-并行運(yùn)算的乘法器D?并-串行運(yùn)算的乘法器144?存貯單元是指_B—。A?存放一個(gè)二進(jìn)制信息位的存貯元B?存放一個(gè)機(jī)器字的所有存貯元集合C?存放一個(gè)字節(jié)的所有存貯元集合D?存放兩個(gè)字節(jié)的所有存貯元集合145．相聯(lián)存貯器是按__C進(jìn)行尋址的存貯器。A.地址指定方式B.堆棧存取方式C.內(nèi)容指定方式D?地址指定與堆棧146?寄存器間接尋址方式中，操作數(shù)處在_C—。A?通用寄存器B?主存單元C?程序計(jì)數(shù)器D?堆棧147?下面描述的RISC機(jī)器基本概念中不正確的句子是_ACD。A.RISC機(jī)器不一定是流水CPUB.RISC機(jī)器一定是流水CPUC.RISC機(jī)器有復(fù)雜的指令系統(tǒng)D.CPU配置很少的通用寄存器148．描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是__AC。A.當(dāng)代流行總線的結(jié)構(gòu)不是標(biāo)準(zhǔn)總線B?當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線相連C.系統(tǒng)中只允許有一個(gè)這樣的CPU模塊149?CRT的分辨率為1024x1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量是___B___。A.512KBB.1MBC.256KBD.2MB150?一臺(tái)計(jì)算機(jī)對(duì)n個(gè)數(shù)據(jù)源進(jìn)行分時(shí)采集，送入主存，然后分時(shí)處理。采集數(shù)據(jù)時(shí)，最好的方案是使用___D___。A?堆棧緩沖區(qū)B?—個(gè)指針的緩沖區(qū)C.兩個(gè)指針的單緩沖區(qū)D.n個(gè)指針的n個(gè)緩沖區(qū)151?下列數(shù)中最大的數(shù)為_B。A.（__）2B.（227）8C.（96）8D.（143）5152．設(shè)32位浮點(diǎn)數(shù)中，符號(hào)位為1位，階碼為8位，尾數(shù)位為23位，則它所能表示的最大規(guī)格化正數(shù)為__B。A.+（2—2-23）X2+127B.[1+（1—2-23）"2+127C?+（2—223）X2+255D.2+127-223153?四片__ALU和一片__CLA器件相配合，具有如下進(jìn)位傳送功能__B。A?行波進(jìn)位B.組內(nèi)先行進(jìn)位，組間先行進(jìn)位C.組內(nèi)先行進(jìn)位，組間行波進(jìn)位D.組內(nèi)行波進(jìn)位，組間先行進(jìn)位154?某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為8MB，若按字編址，它的尋址范圍是_D—。A.1MB.4MBC.4MD.2MB155．以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是__C。A.DRAMB.SRAMC?閃速存儲(chǔ)器D.EPROM156?位操作類指令的功能是___C___。A?對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)（0或1）B?對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)強(qiáng)置（0或1）C?對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)或強(qiáng)置D.進(jìn)行移位操作157?操作控制器的功能是_D—。A.產(chǎn)生時(shí)序信號(hào)B.從主存取出一條指令C.完成指令操作的譯碼D?從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令158?采用串行接口進(jìn)行七位ASCII碼傳送，帶有一位奇偶校驗(yàn)位為1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為__A。A.960B.873C.1371D.480159．3.5英寸軟盤記錄方式采用TOC\o"1-5"\h\zC。A?單面雙密度B?雙面雙密度C?雙面髙密度D?雙面單密度160?通道對(duì)CPU的請(qǐng)求形式是__B。A?自陷B?中斷C?通道命令D?跳轉(zhuǎn)指令161.2000年超級(jí)計(jì)算機(jī)最髙運(yùn)算速度達(dá)到_B次。A.100億次B.1000億次C.5000億次D.__億次162.某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)是__A。A.+（231-1）B.+（230-1）C.+231D.+232163.在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有，它一般用來(lái)實(shí)現(xiàn)。CA.譯碼電路與非門B.編碼電路或非門C.溢出判斷電路異或門D.移位電路與或非門164.交叉存貯器實(shí)質(zhì)上是一種存貯器，它能執(zhí)行獨(dú)立的讀寫操作。AA?模塊式并行多個(gè)B?模塊式串行多個(gè)C.整體式并行一個(gè)D?整體式串行多個(gè)165?雙端口存儲(chǔ)器所以能髙速進(jìn)行讀寫，是因?yàn)椴捎?。BA?髙速芯片B?兩套相互獨(dú)立的讀寫電路C?流水技術(shù)D?新型器件166?堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果進(jìn)棧操作是：(A)—MSP,TOC\o"1-5"\h\z(SP)-1—SP，那么出棧操作的動(dòng)作應(yīng)為_B。A.(MSP)—A，(SP)+1—SPB.(SP)+1—SP，(MSP)—AC.(SP)-1—SP，(MSP)—AD.(MSP)—A，(SP)-1—SP167．描述流水CPU基本概念不正確的句子是_ABC。A?流水CPU是以空間并行性為原理構(gòu)造的處理器B?流水CPU一定是RISC機(jī)器C?流水CPU一定是多媒體CPUD?流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)168．多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用__C方法，對(duì)提髙系統(tǒng)的吞吐能力最有效。A.多端口存貯器B?提髙主存的速度C.交叉編址多模存貯器D.髙速緩沖存貯器169．帶有處理器的設(shè)備一般稱為__A設(shè)備。A.智能化B.交互式C?遠(yuǎn)程通信D?過(guò)程控制170?通道程序是由___B___組成。A.I/O指令B?通道指令(通道控制字)C?通道狀態(tài)字171.50年代，為了發(fā)揮的效率，提出了技術(shù)，從而發(fā)展了操作系統(tǒng)，通過(guò)它對(duì)進(jìn)行管理和調(diào)度。CA?計(jì)算機(jī)操作系統(tǒng)計(jì)算機(jī)B.計(jì)算并行算法C?硬件設(shè)備多道程序硬軟資源D?硬件設(shè)備晶體管計(jì)算機(jī)172?下列表達(dá)式中正確的運(yùn)算結(jié)果為_B。A.()2x(2)10=()2B.()3x(2)10=()3C.()TOC\o"1-5"\h\z3x(3)10=(__)3D.(__)3-(__)3=(__)3173?算術(shù)/邏輯運(yùn)算單元__ALU可完成__C。A.16種算術(shù)運(yùn)算功能B.16種邏輯運(yùn)算功能C.16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D.4位乘法運(yùn)算和除法運(yùn)算功能174.某計(jì)算機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量為16Mx32位，它的地址線和數(shù)據(jù)線的總和是__D。A.16B.32C.64D.56175.采用虛擬存貯器的主要目的是__B。A?提髙主存貯器的存取速度B?擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度C?提髙外存貯器的存取速度D?擴(kuò)大外存貯器的存貯空間176.程序控制類指令的功能是__B。A?進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B?進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C?進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序177.由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用___A___來(lái)規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間B?主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C.主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間D.主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間178.系統(tǒng)總線中控制線的功能是_A。A?提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)B.提供數(shù)據(jù)信息C.提供時(shí)序信號(hào)D?提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)179.計(jì)算機(jī)的外圍設(shè)備是指___D___。A?輸入/輸出設(shè)備B?外存儲(chǔ)器C.遠(yuǎn)程通信設(shè)備D?除了CPU和內(nèi)存以外的其它設(shè)備180.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就需要中斷CPU一次，中斷處理程序接受取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要x秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要y秒。因此該系統(tǒng)可以跟蹤到每秒—A—次中斷請(qǐng)求。A.N/（Nx+y）B.N/（x+y）NC.min[1/x，1/y]D.max[1/x，1/y]181.下列數(shù)中最小的數(shù)是___B___。A.（__）2B.（50）8C.（__）BCDD.（625）16182?D_表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A?原碼B?補(bǔ)碼C?反碼D?移碼183.[X]補(bǔ)=1.X1X2X3X4,當(dāng)滿足A時(shí)，X-1/2成立。A.X1=1，X2~X4至少有一個(gè)為1B.X1=1，X2~X4任意C.X1=0，X2~X4至少有一個(gè)為1D.X1=0，X2~X4任意184.主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)_D。A?存放數(shù)據(jù)B?存放程序C?存放微程序D?存放數(shù)據(jù)和程序185.以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是__C。A.RR型指令B.RS型指令C.SS型指令D.程序控制指令186?單地址指令為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址指明的一個(gè)操作數(shù)外，另一個(gè)操作數(shù)常采用C__尋址方式。A?堆棧B?立即C?隱含D?間接187.在以下描述的流水CPU基本概念中，正確的表述是_D。A?流水CPU是以空間并行性為原理構(gòu)造的處理器B?流水CPU一定是RISC機(jī)器C?流水CPU—定是多媒體CPUD?流水CPU是以時(shí)間并行性為原理構(gòu)造的處理器188.在以下描述PCI總線的基本概念中，正確的表述是AB。A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線189?下述I/O控制方式中，_B主要由程序?qū)崿F(xiàn)。