構建 MicroBlaze 系統(tǒng)降低系統(tǒng)的 SWAP-C

構建MicroBlaze系統(tǒng)降低系統(tǒng)的SWAP-C在嵌入式系統(tǒng)中，很容易在系統(tǒng)核心找到FPGA。這是因為FPGA能同時并行執(zhí)行多個功能，并具有確定性的響應。很多嵌入式系統(tǒng)還包含一個處理器，用來處理通信任務、內(nèi)務管理、調(diào)度任務以及通常在軟件中執(zhí)行的其他任務。這種FPGA與處理器的組合會增加系統(tǒng)的SWAP-C。SWAP-C是指解決方案的尺寸、重量、功耗和成本。顯然，同時使用處理器和FPGA不僅會增加材料成本，同時還會增加偶生工程成本(NRE)。此外，設計與驗證工作變得更加復雜。兩個器件還需要更多板級空間，這會增大解決方案的尺寸和重量。電源結構也比只用一個器件時復雜，這進一步影響SWAP-C。盡管難以用軟件驅動的處理器來實現(xiàn)通常由FPGA執(zhí)行的功能，但在FPGA內(nèi)部實現(xiàn)處理器,通常能讓設計大受裨益。對于在賽靈思FPGA中實現(xiàn)處理器，我們有多個選擇：PicoBlaze–8位高確定性微控制器（見賽靈思中國通訊54期，“充分發(fā)揮PicoBlaze微控制器的優(yōu)勢?！保㎝icroBlaze–32位RISC（精簡指令集計算機）處理器，可針對眾多應用在性能和面積方面進行定制。ZynqUltraScaleMPSoC和Zynq-7000SoC將硬化的嵌入式ARM處理器和可編程邏輯完美集成在單個芯片上。（如需了解有關Zynq-7000SoC使用方面的信息,敬請查閱MicroZedChronicles）本文中，我們將深入了解如何在FPGA設計中實現(xiàn)賽靈思MicroBlaze處理器以減小SWAP-C。什么是MicroBlazeMicroBlaze是32位軟核處理器。這意味著它是一款可先定制,然后綜合，最后布局布線到目標FPGA的邏輯資源中的軟IP核。每個MicroBlaze處理器實例都是自定義的，包含F(xiàn)PU（浮點單元）、MMU（存儲器管理單元）以及指令與數(shù)據(jù)緩存這樣的高級特性。用戶可在MicroBlaze處理器上運行一系列操作系統(tǒng)，包括FreeRTOS、Micriumuc/OSiii和Linux。用戶還可以運行裸機代碼。實例的軟特性可確保不存在過時問題。簡而言之，MicroBlaze處理器是一款功能非常強大的嵌入式系統(tǒng)開發(fā)工具。創(chuàng)建MicroBlaze系統(tǒng)在設計中實現(xiàn)MicroBlaze處理器是賽靈思VivadoHLWebPACK版本的一項標準功能。首先要做的是在Vivado中創(chuàng)建新項目，并添加一個新的方框圖。然后，我們可以從IPCatalog中選擇添加MicroBlaze處理器核。一旦我們將MicroBlaze處理器放在方框圖中，應針對所需的性能對其進行自定義。打開要自定義的MicroBlaze處理器后，會出現(xiàn)五個處理器自定義頁面中的第一個。在第一頁中，我們可以為處理器核選擇所需的性能，如圖1所示。本例中，我們將開發(fā)一個高性能MicroBlaze處理器。

圖1：選擇MicroBlaze的配置。要創(chuàng)建一個基礎的系統(tǒng)，我們需要以下IP核：MIG（存儲器接口生成器）–提供DDR存儲器接口AXIUARTlite–雙擊它可設置RS232選項。默認設置是9600bps，無奇偶校驗位，一個停止位。AXI定時器AXI中斷控制器–需要一個連接模塊驅動來自定時器和AXIUARTlite的中斷。用于AXI數(shù)據(jù)和指令緩存的AXIBRAM控制器和BRAM用于輸出166.667MHz時鐘和333MHz時鐘的時鐘向導MicroBlaze調(diào)試模塊用于連接定時器和UART的AXI外設互連用于連接MIG(DDR)和AXIBRAM控制器的AXI存儲器互連針對MicroBlaze時鐘域的處理器復位系統(tǒng)針對存儲器接口生成器時鐘域的處理器復位系統(tǒng)這些模塊的連接架構如以下的圖2所示：

圖2：高級方框圖我們將100MHz時鐘作為時鐘向導的輸入，該向導利用MMCM（混合模式時鐘管理器）生成100MHz、166.667MHz和200MHz的時鐘。MicroBlaze處理器將采用MMCM的100MHz輸出來運行，而其