PCB印刷電路板布局指導(dǎo)手冊(cè)

H:\精品資料\建筑精品網(wǎng)原稿ok（刪除公文）\建筑精品網(wǎng)5未上傳百度HYPERLINK""印刷電路板佈局指導(dǎo)原則技術(shù)報(bào)告:TR-040王見(jiàn)名鄒應(yīng)嶼電力電子與運(yùn)動(dòng)控制實(shí)驗(yàn)室國(guó)立交通大學(xué)電機(jī)與控制工程研究所前言隨著高科技領(lǐng)域的進(jìn)步,電磁干擾(electromagneticinference,EMI)的問(wèn)題也日益增多。當(dāng)半導(dǎo)體元件速度變得愈快、密度愈高時(shí),雜訊也愈大。對(duì)印刷電路板(PCB)設(shè)計(jì)工程師而言,EMI的問(wèn)題也日趨重要。忽視EMI佈局的設(shè)計(jì)工程師,將發(fā)現(xiàn)其設(shè)計(jì)不是在執(zhí)行時(shí)無(wú)法與規(guī)格一致,就是根本無(wú)法動(dòng)作。藉由適當(dāng)?shù)挠∷㈦娐钒鍋丫旨夹g(shù)與配合系統(tǒng)化的設(shè)計(jì)方法,可預(yù)先避免EMI問(wèn)題的干擾。本文所列舉的電路板佈局指導(dǎo)原則雖非解決EMI問(wèn)題的萬(wàn)靈丹,但利用已證實(shí)的佈局方法,可有效的降低在以高頻微處理器/數(shù)位信號(hào)處理器為基礎(chǔ)的數(shù)位類比混合信號(hào)系統(tǒng)中的EMI干擾。電磁干擾簡(jiǎn)介PCB的佈局原則元件的放置接地的佈局/接地雜訊的定義/降低接地雜訊電源線的佈局與解耦/電源線的雜訊耦合/電源線濾波器(powerlinefilter)信號(hào)的佈局?jǐn)?shù)位IC的削尖電容(despikingcapacitor)數(shù)位電路的雜訊與佈線類比電路的雜訊與佈線PCB佈局降低雜訊的檢查要項(xiàng)2.EMI簡(jiǎn)介2.1雜訊的定義雜訊係指除了所需的信號(hào)以外而出現(xiàn)在電路內(nèi)的任何電氣訊號(hào)[MotchenbacherandFitchen,1973],此定義並不包含內(nèi)部的失真訊號(hào)－一種非線性的附屬品。所有電子系統(tǒng)都或多或少有些雜訊,但只有當(dāng)雜訊影響到系統(tǒng)的正常執(zhí)行時(shí)才會(huì)發(fā)生問(wèn)題。雜訊的來(lái)源可被歸類成三種不同的典型:人為的雜訊源一數(shù)位電子、無(wú)線電傳輸、馬達(dá)、開(kāi)關(guān)、繼電器等等。天然的干擾一太陽(yáng)黑子及閃電。純質(zhì)的雜訊源一從實(shí)際系統(tǒng)產(chǎn)生的相關(guān)隨機(jī)擾動(dòng),諸如熱雜訊和凸波雜訊。我們應(yīng)當(dāng)瞭解,雜訊是不可能完全被去除的,可是經(jīng)由適當(dāng)?shù)慕拥?grounding)、屏避(shielding)與濾波(filtering),則可將其干擾儘量降低。對(duì)於一個(gè)良好的電路設(shè)計(jì),預(yù)防勝於發(fā)生問(wèn)題後的電路修改。在電路板的佈局即開(kāi)始做好雜訊防治的工作,是建構(gòu)高可靠度低雜訊電子系統(tǒng)的首要工作。2.2EMI的起源EMI的來(lái)源包括微處理器、開(kāi)關(guān)電路、靜電放電、發(fā)射器、暫態(tài)電源元件、電源以及閃電。在一個(gè)微處理器為基礎(chǔ)的電路板內(nèi),數(shù)位時(shí)序電路一般是寬頻帶雜訊的最大產(chǎn)生者,這所謂的寬頻帶即指分佈於整個(gè)頻譜的雜訊。隨著快速半導(dǎo)體以及更快的邊緣變化率的增加,這些電路可能產(chǎn)生高達(dá)300MHz的諧波干擾,這些高頻諧波應(yīng)予以遮蔽或?yàn)V除。2.3EMI傳輸瞭解雜訊如何傳輸有助於辨識(shí)電路內(nèi)部的電磁干擾問(wèn)題。雜訊的發(fā)生必須要有來(lái)源(source)、耦合路徑(couplingpath)以及易感染的接收器(susceptiblereceptor)[Ott,1988],這三者必須一起出現(xiàn)才會(huì)有EMI問(wèn)題的存在,圖1說(shuō)明EMI如何以耦合方式進(jìn)入一個(gè)系統(tǒng)。因此,若是三者之一被排除於系統(tǒng)之外或被減少,干擾才會(huì)消失或降低。圖1是以馬達(dá)控制為例的EMI說(shuō)明,其中功率級(jí)至馬達(dá)的線圈電流是產(chǎn)生EMI的來(lái)源,控制器的低階訊號(hào)(數(shù)位或類比信號(hào))是易受干擾的接收器,耦合路徑則可能是經(jīng)由傳導(dǎo)方式(經(jīng)由電源或地線)或輻射方式。圖1.EMI的雜訊源、傳導(dǎo)路徑與接收器圖2.以馬達(dá)控制為例的EMI傳導(dǎo)路徑2.4耦合路徑雜訊會(huì)耦合到電路內(nèi)的較明顯方式之一是透過(guò)電導(dǎo)體(傳導(dǎo)方式)。假如訊號(hào)線經(jīng)過(guò)一個(gè)充滿雜訊的環(huán)境,訊號(hào)線將受感應(yīng)拾取雜訊信號(hào)並傳至電路的其它部分,例如電源供應(yīng)器的雜訊就會(huì)經(jīng)由電源線而耦合至電路,如圖3所示。圖3.傳導(dǎo)耦合雜訊耦合也會(huì)因電路中具有或使用共同阻抗(commonimpedance)而產(chǎn)生。圖4(a)的兩個(gè)子電路因?yàn)橛兄餐慕拥刈杩?因此會(huì)彼此影響。另外一種狀況則發(fā)生在兩個(gè)子電路共同使用同一個(gè)電源供應(yīng)器,圖4(b)即為此種狀況。若是電路(一)突然產(chǎn)生較大的電流,則電路(二)的供應(yīng)電壓將會(huì)因共用電源線間的共同阻抗與內(nèi)阻而降低。從電路(二)流出之?dāng)?shù)位迥路電流會(huì)在共用之迴路阻抗產(chǎn)生高頻數(shù)位雜訊,此雜訊在電路(一)的迴路產(chǎn)生接地跳動(dòng),不穩(wěn)定的接地會(huì)嚴(yán)重衰減低頻類比電路的訊號(hào)雜訊比,像是運(yùn)算放大器和類比數(shù)位轉(zhuǎn)換器等等。這種藕合效應(yīng)可藉由降低共同阻抗而減弱(加寬電源線的拉線寬度),但內(nèi)阻來(lái)自電源供應(yīng)器則無(wú)法改變。此種狀況,在接地迴路的導(dǎo)線也有相同的效應(yīng),由此可知電源供應(yīng)器的輸出阻抗(outputimpedance)也會(huì)影響電路對(duì)雜訊的抵抗能力。圖4.經(jīng)由共同組抗而耦合的雜訊雜訊的耦合也可經(jīng)由電磁輻射的方式發(fā)生,此種狀況會(huì)發(fā)生在所有具有共同輻射電磁場(chǎng)的電子電路。電流改變就產(chǎn)生電磁波,這些電磁波會(huì)耦合到附近的導(dǎo)體並影響電路中的其它信號(hào),如圖5所示。圖5.經(jīng)由電磁輻射耦合的雜訊2.5接收器(receptor)基本上所有的電子電路都會(huì)發(fā)射EMI同時(shí)又受到EMI的干擾,因此電子裝置的設(shè)計(jì),應(yīng)該既不受外在EMI干擾源的影響,本身也不應(yīng)成為EMI的干擾源,此一設(shè)計(jì)理念即為電磁相容性(electromagneticcompatibility,EMC)。大多數(shù)電子設(shè)備的EMI是藉由傳導(dǎo)性方式接收,少數(shù)則來(lái)自無(wú)線電頻率之輻射接收。在數(shù)位電路中,最臨限(mostcritical)的信號(hào)一般最易受到EMI的干擾,例如重置、中斷以及控制線路信號(hào)。在類比電路中,類比低階放大器、信號(hào)轉(zhuǎn)換器、補(bǔ)償電路等,則對(duì)雜訊干擾最為敏感。2.6解決EMC的系統(tǒng)設(shè)計(jì)電子設(shè)備的電磁相容性(EMC)應(yīng)被視為系統(tǒng)規(guī)格來(lái)預(yù)先考慮而非事後補(bǔ)救。一個(gè)電子設(shè)備如果它與環(huán)境不會(huì)相互影響,即具備電氣相容性。如果設(shè)計(jì)工程師未能在設(shè)計(jì)初期及慎重考慮此一問(wèn)題,那麼雖然因忽略EMI的設(shè)計(jì)而縮短了設(shè)計(jì)時(shí)間,並且完成功能測(cè)試而量產(chǎn),然而在產(chǎn)品上市之後,不明的EMI干擾現(xiàn)象就非預(yù)期地出現(xiàn)了。這種產(chǎn)品危機(jī)的解決方法一般會(huì)受到相當(dāng)?shù)拇煺?增加不必要的虛耗及產(chǎn)品後續(xù)改進(jìn)時(shí)間的延長(zhǎng),這都浪費(fèi)時(shí)間、金錢(qián)與耐性,其結(jié)果常導(dǎo)致產(chǎn)品的失敗。EMC應(yīng)該如同其它被確認(rèn)的系統(tǒng)規(guī)格一樣納入系統(tǒng)的裡設(shè)計(jì)規(guī)格,事實(shí)上有些機(jī)構(gòu),像是美國(guó)聯(lián)邦通訊委員會(huì)(FCC)、軍方及國(guó)際性機(jī)構(gòu)都為一般電腦設(shè)備設(shè)立標(biāo)準(zhǔn),設(shè)計(jì)者應(yīng)根據(jù)這些規(guī)格事先納入考慮,並設(shè)計(jì)產(chǎn)品原型加以測(cè)試。因此,EMC在系統(tǒng)設(shè)計(jì)時(shí)應(yīng)優(yōu)先考慮,而非在問(wèn)題發(fā)生後才加?xùn)|拼西湊的加以補(bǔ)救,EMC的系統(tǒng)設(shè)計(jì)應(yīng)成為一種符合經(jīng)濟(jì)效益的設(shè)計(jì)觀念。電磁干擾的防治雖然有很多方法,但主要可歸納為兩種不同的型式:降低電磁干擾的散佈與提高增電磁干擾的免疫能力。經(jīng)由適當(dāng)?shù)南到y(tǒng)設(shè)計(jì)能夠抑制電磁干擾的散佈;如果問(wèn)題依然持續(xù),就得研究不同方式的遮蔽去包住發(fā)射體。電路對(duì)雜訊的敏感性可藉由電路設(shè)計(jì)的加強(qiáng)以及使用遮蔽物來(lái)降低電路對(duì)電磁干擾敏感性。以下有關(guān)PCB佈局技術(shù)的討論著重於以PCB的佈線原則來(lái)降低發(fā)射體雜訊的強(qiáng)度與提昇電路對(duì)雜訊的免疫能力。3.PCB的佈局原則3.1元件的放置PCB佈局之前應(yīng)先注意將元件放置(placement)在適當(dāng)?shù)奈恢?一方面需考慮電路板外部接線端子的位置,另一方面也需考慮不同性質(zhì)的電路應(yīng)予以適當(dāng)?shù)膮^(qū)隔。低階類比、高速數(shù)位以及雜訊電路(繼電器、高電流開(kāi)關(guān)等等)應(yīng)加以分隔以降低子系統(tǒng)間的耦合。當(dāng)放置元件時(shí),應(yīng)同時(shí)考慮子系統(tǒng)電路間的內(nèi)部電路繞線,特別是時(shí)序及震盪電路。為了去除EMI的潛在問(wèn)題,應(yīng)該系統(tǒng)化的檢查元件放置與線路佈局,返覆檢視及修正佈線一直到確定所有的EMI風(fēng)險(xiǎn)降低到最低為止,簡(jiǎn)而言之,事先的防範(fàn)是將低EMI干擾問(wèn)題的首要原則。圖6說(shuō)明不同性質(zhì)電路的區(qū)隔概念。圖6.將PCB上不同性質(zhì)的電路予以隔離3.2接地的佈局一個(gè)電子設(shè)備的設(shè)計(jì)關(guān)鍵即在於具有強(qiáng)韌的與可靠的電源系統(tǒng),而接地佈局尤為其中關(guān)鍵。事實(shí)上,接地可視為所有好的PCB設(shè)計(jì)的基礎(chǔ)。大部分的EMI問(wèn)題皆可藉由良好的接地來(lái)解決。3.3接地雜訊的定義降低地線雜訊對(duì)系統(tǒng)影響的關(guān)鍵在於瞭解產(chǎn)生接地雜訊的機(jī)制。接地雜訊的主要關(guān)鍵在於所有的地線都有些微的阻抗,對(duì)所有的電路而言,電流都必須流經(jīng)地線,那些有限的接地阻抗電就會(huì)在地線上產(chǎn)生壓降,這些壓降則會(huì)耦合到相關(guān)的電路而形成雜訊。由於傳輸線具有電感性(雜散電感),因此線上的瞬間突波電流(surgecurrent),將引發(fā)極大的脈衝電壓。電感的端電壓與其流過(guò)之電流有下列關(guān)係:高頻率數(shù)位系統(tǒng)當(dāng)電晶體開(kāi)關(guān)時(shí)曾產(chǎn)生突波電流;類比系統(tǒng)則在負(fù)載電流改變時(shí)產(chǎn)生瞬間的電流變化。舉例來(lái)說(shuō),一個(gè)閘在"ON"而載有4mA的電流時(shí),突然開(kāi)關(guān)切到"OFF"且現(xiàn)在載有0.6mA的電流,假設(shè)開(kāi)關(guān)時(shí)間為4msec,載有450mH的電感信號(hào)的導(dǎo)體,此時(shí)所產(chǎn)生的電壓突波為:如同稍早提到的,較快速的系統(tǒng)產(chǎn)生較快的上升時(shí)間;假設(shè)在一個(gè)產(chǎn)品生命週期中的下一個(gè)設(shè)計(jì)具更快速的時(shí)鐘頻率,如果新邏輯的上升時(shí)間是舊的兩倍,則新設(shè)計(jì)的雜訊也是舊的二倍強(qiáng)度。大部分的數(shù)位系統(tǒng)較類比系統(tǒng)具有更高的雜訊免疫力。接地系統(tǒng)的低階雜訊會(huì)嚴(yán)重的影響類比系統(tǒng)低階訊號(hào)放大器的訊號(hào)品質(zhì),雜訊也會(huì)因共同阻抗而耦合到其它相關(guān)電路,圖7說(shuō)明在共同阻抗情況下的信號(hào)耦合傳導(dǎo)方式。圖7.共同阻抗耦合圖7中兩個(gè)信號(hào)匯合端的電壓分別產(chǎn)生自類比與數(shù)位的子電路系統(tǒng),由於共同阻抗Z3使得兩者彼此分享產(chǎn)生的雜訊,在系統(tǒng)接地點(diǎn)和匯合點(diǎn)之間,將產(chǎn)生一個(gè)偏移(offset)。在數(shù)位系統(tǒng)中,此偏移將成為是動(dòng)態(tài)的雜訊,且會(huì)影響到類比電路低階訊號(hào)的高頻響應(yīng)。3.4降低接地雜訊一個(gè)設(shè)計(jì)良好的接地系統(tǒng)其優(yōu)點(diǎn)是課在不增加元件成本的前提下提高係同的電磁相容性。一個(gè)良好的接地系統(tǒng)的基本目標(biāo)是降低流過(guò)接地阻抗的電流所產(chǎn)生的雜訊電壓。因此,設(shè)計(jì)接地系統(tǒng)時(shí),一個(gè)基本的問(wèn)題是,電流如何在系統(tǒng)中流動(dòng)?靜音和雜訊的接地迴路是否混雜在一起?根據(jù)系統(tǒng)使用的電路類型與工作頻率,設(shè)計(jì)具有低阻抗路的接地迴路。大部分以為處理器為主的系統(tǒng)都含有高頻數(shù)位邏輯與低階類比電路,有些系統(tǒng)甚至具有易產(chǎn)生雜訊的繼電器和高電流開(kāi)關(guān)。如同前面所提到的,這些電路應(yīng)該予以區(qū)隔且接地迴路不能混雜一起,相似的電路應(yīng)該放置在一起。高速數(shù)位電路必須對(duì)所有的迴路提供低阻抗的線路;設(shè)計(jì)接地系統(tǒng)要儘可能包含很多的平行接地線路,這會(huì)減少接地迴路的電感。此概念推至極至,即形成接地平面;雖然接地平面能最有效的降低接地雜訊,但多層PCB將提高成本,因此必須整體考量,決定採(cǎi)行的方式。如果接地平面不夠經(jīng)濟(jì),那就使用單點(diǎn)接地。單點(diǎn)或星狀接地連結(jié)所有接地繞線到終端接地點(diǎn),此法可降低系統(tǒng)間的共同阻抗。雖然由於空間的限制,使得此法在實(shí)際佈線時(shí)可能造成困難,但降低共同阻抗則是設(shè)計(jì)的基本原則。導(dǎo)體電感與其直徑或?qū)挾瘸煞幢鹊褥镀溟L(zhǎng)度。減少電感要儘可能使用短和寬的繞線,以45度的繞線取代90度以減少傳輸反射。我們應(yīng)當(dāng)記住電流最後終會(huì)流回源端,在某些電路板佈局中,不適當(dāng)?shù)碾娐穪丫謺?huì)形成一個(gè)種對(duì)電磁輻射極為敏感的大迴路,並將雜訊耦合到接地系統(tǒng)中。一般規(guī)則是儘可能減少接地迴路(groundloop)的尺寸,圖8為二層PCB單點(diǎn)接地系統(tǒng)的例子。圖9是一個(gè)具有三種不同接地系統(tǒng)的印刷電路板地線佈線配置,其中包含了較易產(chǎn)生雜訊的電路(onboardswitchingpowersupply,relay,basedrive,high-currentswitchingdevices)、低階類比訊號(hào)處理電路(A/D,D/A,analogfilter)、高頻數(shù)位電路(MCU,DSP,memory),這三種不同性質(zhì)電路的地線,應(yīng)當(dāng)分別拉線、彼此隔離,再以單點(diǎn)方式予以連接。圖8.單點(diǎn)接地的電源系統(tǒng)圖9.一個(gè)具有三種不同接地系統(tǒng)的印刷電路板地線佈線配置圖10.印刷電路板的網(wǎng)狀地線配置3.5電源線的佈局與解耦PCB的地線佈局完成之後,接下來(lái)就是電源線的佈局。若空間許可,電源線應(yīng)與地線平行,但從實(shí)際觀點(diǎn)而言,此點(diǎn)未必可行。電源線的雜訊一般可藉由適當(dāng)?shù)碾娫礊V波電容與解耦電容將之濾除,網(wǎng)狀的地線(或接地平面)較網(wǎng)狀的電源線更為重要,因此佈局時(shí),應(yīng)優(yōu)先考慮地線的佈局,其次再考慮電源線的佈局。以下說(shuō)明一些電源線雜訊抑制的方法[Ott,1988,pp.286-292]。圖11.電源線的瞬間突波電流(a)未加(b)加上解耦電容3.6電源線的雜訊耦合PCB上的邏輯閘開(kāi)關(guān)時(shí),在電源線上會(huì)產(chǎn)生暫態(tài)的脈衝電流,由於電源線多少具有微小的電感性,如圖11(a)所示,因此在電源端產(chǎn)生雜訊干擾。電源線的電感可藉由多層PCB(電源平面)來(lái)降低,或使用較慢的邏輯降低開(kāi)關(guān)的速度,但前者將增加成本,而後者則降低了系統(tǒng)的性能。在使用雙層PCB的前提下,電源線的雜訊干擾可藉由解耦電容來(lái)降低。PCB的解耦電容可分為兩類,一類是置於IC旁的削尖電容(despikingcapacitor),另一類則是置於電源端的大型解耦電容(bulkdecouplingcapacitor)。IC旁的削尖電容其特質(zhì)為容量小、頻寬高,目的在於提供IC開(kāi)關(guān)時(shí)的瞬間脈衝電流。但這些電容也需補(bǔ)充瞬間所損失的電荷,這就必須藉由PCB電源輸入端的大型解耦電容來(lái)補(bǔ)充電荷,其等效電路如圖11(b)所示,放置的位置則如圖10所示。電源端的大型解耦電容其數(shù)值雖然不是非常關(guān)鍵,但至少應(yīng)10倍於所有IC削尖電容的總和,也應(yīng)放置於PCB的電源輸入端。小的0.lF電容也可應(yīng)用於電源端與之並聯(lián)以去除高頻雜訊,這些電容應(yīng)該儘量靠近電源端。一般15到20個(gè)邏輯IC即需一個(gè)大型解耦電容,若PCB上有較多的IC,則每15到20個(gè)邏輯IC附近就應(yīng)適當(dāng)?shù)姆胖靡粋€(gè)大型解耦電容。對(duì)於以MCU為主的PCB來(lái)說(shuō),一個(gè)大型解耦電容(bulkdecouplingcapacitor)一般已足夠。良好的解耦電容應(yīng)具有較小的等效串連電感,鉭電解電容(tantalumelectrolyticcapacitor)或金屬化多碳電容(metalizedpolycarbonatecapacitor)都有較小的內(nèi)部電感(internalinductance),是適當(dāng)?shù)倪x擇,但鋁電解電容(aluminumelectrolyticcapacitor)的內(nèi)部電感一般遠(yuǎn)高於前者,因此不適宜作為電源解耦電容。圖12.數(shù)位IC解耦電容的安置與佈線3.7數(shù)位IC的削尖電容(despikingcapacitor)數(shù)位IC旁的削尖電容其特質(zhì)為頻寬高915-150MHz)、容量小(470-1000pF),目的在於提供IC開(kāi)關(guān)時(shí)的瞬間脈衝電流。削尖電容並非愈大愈好,符合上述條件的最小電容,即是最佳選擇,儘量少用大於0.1mF的電容。數(shù)位IC的頻率愈高,則電容愈小。0.lmF電容用在高達(dá)l5MHz的系統(tǒng)頻率,若超過(guò)l5MHz以上,就使用0.0lmF的電容。高頻寬、低電感的碟狀陶瓷電容(diskceramiccapacitor)或是多層陶瓷電容(multilayerceramiccapacitor)適合用來(lái)做為IC間的削尖電容。DRAM由於需要refreshcharge,因此需要較大的削尖電容,一般256K的DRAM需要0.lmF的削尖電容。儘可能將電容靠近IC擺置,Vcc和GND腳位在晶片的對(duì)面端之標(biāo)準(zhǔn)會(huì)形成對(duì)EMI敏感的迴路,如果IC的電源端靠近則迴路是相當(dāng)小的,圖12說(shuō)明一個(gè)典型邏輯IC的電容擺置,把電容放在Vcc和GND的中間位置。3.8電源線濾波器(PowerLineFilter)如果需要進(jìn)一步濾除電源線的雜訊,可使用LC或p濾波器(圖13),儘量將濾波器靠近元件,而將其它的信號(hào)繞線在濾波器的附近。圖13.電源濾波器陶鐵磁珠(ferritebead)也可用來(lái)濾掉不想要的系統(tǒng)高頻雜訊[Ott,1988,pp.152-156],它們提供一種較便宜的方式來(lái)增加高頻衰減,但對(duì)直流或低頻訊號(hào)則不會(huì)造成訊號(hào)的衰減,對(duì)於消除lMHz以上的雜訊最為經(jīng)濟(jì)有效。陶鐵磁珠的阻抗一般低於l00Ω,主要應(yīng)用於低阻抗的電源電路,如電源供應(yīng)器、C級(jí)功率放大器、諧振電路與SCR開(kāi)關(guān)電路等。如果單珠未能有效濾除高頻雜訊,也可將多珠串連或多繞幾圈,但須注意圈數(shù)的增加,將提高雜散電容,這對(duì)高頻雜訊的濾除是不利的。陶鐵磁體珠子是圓柱形且能在導(dǎo)體上滑動(dòng),用在電源供應(yīng)器時(shí),應(yīng)將磁珠靠近PCB的電源輸出端,如圖14所示。圖14.抑制高頻雜訊的ferritebead安置於電源供應(yīng)器PCB的電源輸出端3.9信號(hào)佈局電源線與地線佈局完之後,接下來(lái)的就是信號(hào)線的佈局了。在佈局?jǐn)?shù)位和類比混合信號(hào)的PCB時(shí),勿將數(shù)位和類比信號(hào)混雜,電路板上的數(shù)位電路、類比電路、以及易產(chǎn)生雜訊的電路應(yīng)予以區(qū)隔,8如圖所示。試著先繞線最為敏感的線路,並去除電路間的耦合路徑。一般與數(shù)位電路或雜訊產(chǎn)生電路介面的低階類比電路最容易受到干擾,在繞線時(shí)應(yīng)格外謹(jǐn)慎。3.10數(shù)位電路的雜訊與佈線類比電路的雜訊一般來(lái)自於電路板的外部,然而數(shù)位電路的雜訊則往往由內(nèi)部產(chǎn)生,因此如何降低內(nèi)部雜訊是數(shù)位電路板佈線的首要考量因素。在MCU為主的系統(tǒng)中最敏感的信號(hào)是時(shí)序、重置和中斷線路,震盪器在開(kāi)機(jī)時(shí)尤為敏感。千萬(wàn)不要將這些線路與高電流開(kāi)關(guān)線路平行,如此易於被電磁交互耦合信號(hào)破壞。此效應(yīng)容易破壞MCU經(jīng)由中斷碼的執(zhí)行,引起非預(yù)期的重置或中斷。時(shí)序信號(hào)受到干擾,將造成失相(losephase)使整個(gè)系統(tǒng)失去同步,由於MCU的執(zhí)行是依據(jù)適當(dāng)?shù)臅r(shí)鐘脈波,因此不要期望它們能在EMI的干擾下恢復(fù)正常操作。震盪器或陶瓷共振時(shí)鐘是一種RF電路,必須繞線以減少它的發(fā)射位準(zhǔn)及敏感性。圖15以一個(gè)震盪器或陶瓷共振器與DIP包裝的例子來(lái)說(shuō)明,儘量將震盪電路的配置靠近MCU,若是震盪器或陶瓷共振器的本體很長(zhǎng),就放在PCB之下並將包裝接地。如果震盪器在PCB之外,就將MCU放在離PCB連接器的附近,不然,就將MCU儘量擺近震盪器以縮短繞線距離。震盪線路的地線應(yīng)該連接元件可能使用最短繞線的接地腳位,電源和接地腳應(yīng)該直接繞線到PCB的電源部分。圖16說(shuō)明PCB挈b的?/FONT>I/O接地與I/O電纜線的解耦電容佈線方式。3.11類比電路的雜訊與佈線低階信號(hào)(low-levelsignal)容易受到數(shù)位信號(hào)的干擾;如果類比和數(shù)位信號(hào)必須混雜,要確定彼此的線路相交成90度角,這將會(huì)降低交互耦合(crosscoupling)的效應(yīng)。如果類比電路的signalreference未與數(shù)位線路隔離的話,類比-數(shù)位轉(zhuǎn)換器的訊號(hào)會(huì)受到嚴(yán)重的干擾,因此不可將數(shù)位電源和接地直接輸入類比-數(shù)位轉(zhuǎn)換器的signalreference線路。這些腳位應(yīng)直接繞線自母板的電源端之參考電壓,此電壓參考腳位應(yīng)用lK歐姆的電阻和l.0mF電容來(lái)濾波。圖15.石英或陶瓷共振電路的線路佈局圖16.PCB『乾淨(jìng)的I/O』接地與I/O電纜線的解耦電容佈線方式4.PCB佈局降低雜訊的檢查要項(xiàng)以下列出在量產(chǎn)線路板之前的詳細(xì)檢查表,這些檢查項(xiàng)目是集合巿場(chǎng)經(jīng)驗(yàn)以及實(shí)作應(yīng)用的經(jīng)典[Montrose,1996;Ott,1988]。4.1抑制雜訊源在符合設(shè)計(jì)規(guī)格的前提下,使用最低頻率的時(shí)鐘以及最和緩的上升時(shí)間。如果時(shí)鐘電路在電路板外,則將相關(guān)之時(shí)序電路(如MCU)靠近連接器,否則,就放在母板中間。將震盪器平放於PCB並接地。儘可縮小時(shí)序信號(hào)的迴圈區(qū)域。將數(shù)位I/O驅(qū)動(dòng)器(digitalI/Odriver)放置於PCB外緣。將進(jìn)入PCB的信號(hào)予以適當(dāng)濾波。將離開(kāi)PCB的雜訊信號(hào)予以適當(dāng)濾波。使用碟狀陶瓷電容(diskceramiccapacitor)或是多層陶瓷電容(multilayerceramiccapacitor)做為數(shù)位邏輯IC的削尖電容。儘量將數(shù)位IC之despikingcapacitor靠近IC旁邊。使用排線包裝的OP放大器,將"+"端接地,以"-"端作為輸入信號(hào)端。提供適當(dāng)?shù)耐徊ㄗ枘?surgeabsorber)給繼電器線圈。使用45度角(圓弧更佳)的繞線以取代90度角來(lái)減少高頻輻射。如果需要,在產(chǎn)生高頻雜訊的電源線用feed-throughcapacitor連接外部。如果需要,在產(chǎn)生高頻雜訊的電源線串接陶鐵磁珠(ferritebead)以濾除高頻雜訊。將shieldcable兩端均接地(但並非作為地