ASIC和FPGA的界限日益模糊它們還有什么區(qū)別

ASIC和FPGA的界限日益模糊，它們還有什么區(qū)別隨著處理器被添加到傳統(tǒng)FPGA中，可編程性被添加到ASIC中，F(xiàn)PGA和ASIC的分界線日益模糊。FPGA變得比之前更加流行了?，F(xiàn)在的FPGA不再只是查找表（LUT）和寄存器的簡單組合了，它已經(jīng)成為系統(tǒng)探索的架構(gòu)，以及驗證未來ASIC設(shè)計架構(gòu)的橋梁。從基本的可編程邏輯器件到復雜的SoC器件，當今的FPGA家族陣營極其龐大。在包括汽車和其它應用的AI、企業(yè)網(wǎng)絡(luò)、航空航天、國防和工業(yè)自動化等各種應用領(lǐng)域，F(xiàn)PGA使得芯片制造商可以在必要時以更新的方式部署實施系統(tǒng)。在這種標準、協(xié)議和最佳實現(xiàn)仍然在探索中，而且要求具備成本競爭力的新興市場中，F(xiàn)PGA的靈活性至關(guān)重要。這就是賽靈思決定在其ZynqFPGA中添加ARM內(nèi)核以創(chuàng)建FPGASoC的原因所在，Aldec市場總監(jiān)LouiedeLuna表示?！白钪匾氖?，供應商已經(jīng)改進了工具流程嗎，這使得人們對Zynq產(chǎn)生了很大的興趣。他們的SDSoC開發(fā)環(huán)境看起來很像C語言，對開發(fā)人員很友好，因為應用程序通常是用C語言編寫的。他們將軟件功能放到開發(fā)環(huán)境中，允許用戶將這些功能分配到具體的硬件上。”其中有些FPGA不只是像SoC，他們本身就是SoC?！八麄兛赡馨鄠€嵌入式處理器、專用計算引擎、復雜接口以及大容量存儲器等，”O(jiān)neSpinSolutions綜合驗證產(chǎn)品專家MuhammadKhan說?！跋到y(tǒng)架構(gòu)師規(guī)劃并使用FPGA的可用資源，就像他們在ASIC上所做的那樣。設(shè)計團隊使用綜合工具將他們的SystemVerilog、VHDL或SystemCRTL代碼映射到基礎(chǔ)邏輯元素中。對于大部分設(shè)計過程來說，專門針對FPGA或ASIC或全定制芯片的設(shè)計差異正在減少?！盇rterisIP首席技術(shù)官TyGaribay非常熟悉這一演變?！百愳`思2010年開始在Zynq上實踐這種路線，他們定義了一款產(chǎn)品，把ARMSoC的硬宏納入到了當時現(xiàn)有的FPGA中，”他說?！叭缓?，Altera招募了我做基本上同樣的事情。它的價值主張在于許多客戶都想要SoC子系統(tǒng)，但是SoC的特性尤其是處理器那部分并不適合綜合到FPGA中。將這種級別的功能嵌入到實際的可編程邏輯中令人望而卻步，因為它幾乎用盡了整個FPGA的資源。但是它可以作為整個FPGA芯片的一小部分或一小部分，作為一個硬性的功能而存在。雖然你沒有為SoC提供真正可重構(gòu)邏輯的能力，但是它們可以通過軟件編程，以這種方式改變功能?！薄斑@意味著，這種結(jié)構(gòu)可以同時具備軟件可編程功能、硬宏和硬件可編程功能，他們可以一起工作，”他說?！斑@類期間有一些相當理想的目標市場，尤其是在低成本的汽車控制領(lǐng)域，在這種系統(tǒng)中一般都會以中等性能的微控制器搭配FPGA，現(xiàn)在客戶會說，‘我現(xiàn)在可以將整個功能放到FPGA芯片的硬宏上，以減少電路板空間，減少BOM并降低功耗。’”這也符合過去30年FPGA的發(fā)展趨勢。最初的FPGA只是可編程結(jié)構(gòu)和一組I/O。隨著時間的推移，內(nèi)存控制器、SerDes、RAM、DSP和HBM控制器都慢慢地被硬化了。Garibay說：“FPGA供應商一直在繼續(xù)增加芯片面積，同時也在繼續(xù)增加越來越多的硬邏輯，這些邏輯被相當大比例的客戶群普遍使用?，F(xiàn)在，這些硬邏輯轉(zhuǎn)變成軟件可編程器件。在ARMSoC之前添加的大多數(shù)東西都是不同形式的硬件，主要與I/O有關(guān)，但也包括DSP，DSP有足夠的應用計劃，因此，通過將DSP硬化，可以節(jié)省可編程邏輯門?！笔袌隹赡苄赃@種方式基本上已經(jīng)把FPGA變成了具有多種可能性的瑞士軍刀?！叭绻阃乜矗現(xiàn)PGA只是一堆LUT和寄存器，而不是門，”NetSpeedSystems市場和業(yè)務(wù)開發(fā)副總裁AnushMohandass說。“這里有一個典型問題。如果您將任何通用器件和專用器件進行比較就會發(fā)現(xiàn)，通用計算可以提供更大的靈活性，而專用計算可以提供性能或效率優(yōu)勢。賽靈思和Altera一直試圖越來越多地融合通用計算和專用計算，他們注意到，幾乎每個FPGA客戶都擁有DSP和某種形式的計算。所以他們在FPGA里面加入了ARM內(nèi)核、DSP內(nèi)核，還加入了所有不同的PHY和常用模塊，他們把這些東西硬化了，使得效率更高，并且性能曲線變得更好。”這些新功能為FPGA在各種新興市場和現(xiàn)有市場中發(fā)揮重要作用打開了大門?！皬氖袌鼋嵌葋砜?，您可以看到FPGA肯定會進入SoC市場，”Synopsys的高級營銷總監(jiān)PiyushSancheti表示?！笆亲鲆粋€FPGA還是做一款成熟的ASIC牽扯到經(jīng)濟問題。它們的界限開始變得模糊不清，我們看到越來越多的公司-特別是在某些市場上-正在在量產(chǎn)階段使用成本更低的FPGA?！睆臍v史上看，F(xiàn)PGA主要用于原型階段，在生產(chǎn)用途而言，它僅限于航空航天、國防和通信基礎(chǔ)設(shè)施等市場，Sancheti說。“現(xiàn)在市場正在擴展到汽車、工業(yè)自動化和醫(yī)療設(shè)備?！盇I：一個蓬勃發(fā)展的FPGA市場一些系統(tǒng)供應商/OEM采用FPGA，希望優(yōu)化其IP或AI/ML算法性能。NetSpeed的Mohandass表示：”他們想要打造自己的芯片，對其中很多人來說，做ASIC可能有點嚇人。他們也可能不想花費3000萬美元的晶圓成本來獲得芯片。對他們來說，F(xiàn)PGA是一個有效的切入點，他們擁有獨特的算法、自己的神經(jīng)網(wǎng)絡(luò)，他們想要工程化，看看它是否能夠提供他們所期望的性能。”西門子子公司Mentor的CatapultHLS綜合與驗證高級產(chǎn)品營銷經(jīng)理StuartClubb表示，目前AI應用面臨的挑戰(zhàn)是量化?！靶枰裁礃拥木W(wǎng)絡(luò)？我如何建立這個網(wǎng)絡(luò)？什么樣的內(nèi)存架構(gòu)？即便你只有幾層神經(jīng)網(wǎng)絡(luò)，當你獲得很多采用若干系數(shù)的數(shù)據(jù)之后，很快就會轉(zhuǎn)化成為數(shù)百萬個系數(shù)，存儲帶寬也會變得非常恐怖。沒有人真正知道正確的架構(gòu)是什么。如果你不知道答案，你肯定不會直接上來就設(shè)計一個ASIC?！痹谄髽I(yè)網(wǎng)絡(luò)領(lǐng)域，最常見的問題是密碼標準似乎一直在變化。Mohandass表示：“與其嘗試構(gòu)建一顆ASIC，不如將密碼引擎放在FPGA中設(shè)計?！盎蛘撸绻谌蚓W(wǎng)絡(luò)中進行任何類型的數(shù)據(jù)包處理，F(xiàn)PGA仍然能夠為您提供更多的靈活性和更多的可編程性。這就是靈活性的用武之地，他們也已經(jīng)利用了這種靈活性。你可以稱之為異構(gòu)計算，它看起來仍然像一個SoC?！毙乱?guī)則隨著新一代FPGASoC的投入使用，舊規(guī)則不再適用了。“具體來說，如果你還在電路板上進行調(diào)試，那就太落伍了，”Clubb指出?！半m然在開發(fā)板上進行調(diào)試被認為是一種成本較低的解決方案，但這是在早期階段使用的手段：‘它是可編程的，您可以在它上面放置一個示波器，觀察一下現(xiàn)象，看看發(fā)生了什么。如果發(fā)現(xiàn)了一個錯誤，我可以修復它，在一天內(nèi)修改代碼，然后將它重新燒錄到電路板上，然后再定位下一個bug，‘這太瘋狂了。在員工的時間不被視為成本的很多公司，管理層不會購買模擬器或系統(tǒng)級工具或調(diào)試器，因為’我付了錢讓這個人完成工作，我會一直訓他，直到他努力工作?！边@種行為仍然很常見，Clubb說，因為有很多公司實行10%的末位淘汰，以鞭策每個員工好好干活。但是，F(xiàn)PGASoC是真正的SoC，需要嚴格的設(shè)計和驗證方法?！捌骷删幊滩粫嬲绊懺O(shè)計和驗證，”Clubb說?！叭绻阋O(shè)計一顆SoC，你可以按照我聽很多客戶說起過的‘樂高’工程，采用框圖式的方法。我需要一顆處理器、一塊內(nèi)存、一顆GPU、一些其他零件、一個DMA內(nèi)存控制器、WiFi、USB和PCI，這些都是您組裝用的’樂高‘積木。麻煩之處在于必須驗證它們能夠工作，并且能夠一起工作?！辈贿^，F(xiàn)PGASoC系統(tǒng)開發(fā)人員正在迅速掌握SoC從業(yè)者們關(guān)注的驗證方法。“因為［使用FPGA］的成本更低，所以FPGASoC系統(tǒng)開發(fā)人員的思考方式和傳統(tǒng)的芯片SoC開發(fā)人員不同，傳統(tǒng)SoC開發(fā)人員的處理思路是’這將花費我200萬美元，所以我最好做好萬全的準備‘，“Clubb說?！暗侨绻慊ㄙM200萬美元開發(fā)FPGA，沒搞對，現(xiàn)在你將需要花費三個月的時間修復這些bug，這也是需要考慮的成本。開發(fā)團隊有多大？要花多少錢？沒有及時上市的懲罰是什么？這些都是非常難以清晰量化的成本。如果您處于消費領(lǐng)域，需要在圣誕節(jié)期間及時上市的產(chǎn)品上幾乎不可能使用FPGA，所以這有一個不同的優(yōu)先級。在定制芯片中做一款SoC需要面臨巨大的整體成本和風險，因此越來越少見了。眾所周知，這個行業(yè)正在整合，大玩家越來越少。每個選手都必須找出一種方式實現(xiàn)自己的設(shè)計，這些FPGASoC可以幫助實現(xiàn)這一目標。”新的折衷選擇Sancheti說，很多工程團隊不介意更換目標器件?！拔覀兛吹皆S多公司創(chuàng)建RTL并對其進行驗證，但幾乎不知道他們最終會選擇FPGA還是ASIC，因為這個決定可能會變很多次。你可以從FPGA開始，當達到一定數(shù)量后，如果ASIC成本更低，就轉(zhuǎn)到ASIC上?！边@種局面對于今天的AI應用領(lǐng)域尤其普遍。eSilicon營銷副總裁MikeGianfagna表示：“加速AI算法速度的技術(shù)還在發(fā)展中。人工智能算法其實已經(jīng)存在了很長一段時間，但是現(xiàn)在，我們在使用AI方面突然間變得更加復雜，并且可以非常神奇地以接近實時的速度運行它們。最初的AI算法運行在CPU上，然后轉(zhuǎn)移到了GPU上。GPU也可以認為是一種可編程器件，盡管它具有一定的通用性。GPU架構(gòu)擅長并行處理，因為圖形加速運算就是并行計算，所以在GPU上跑AI算法很方便，因為AI基本上就是并行處理。在很大程度上來說，GPU確實很好，但是它仍然是一種通用的方法，你可以在一定的功耗下獲得一定程度的性能?，F(xiàn)在，有些人接下來要轉(zhuǎn)向FPGA運行AI算法，因為FPGA可以提供比GPU更好的專用電路，而且性能和功效上都能得到提升。ASIC在功耗和性能方面最為出色，因為您擁有可以完全滿足您的需求的自定義架構(gòu)，不多不少，顯然最好。”人工智能算法很難映射到芯片上，因為它們幾乎總是在變化。就這一點可以看出，做一款全定制的ASIC完全不合時宜，因為芯片出廠時老的算法就已經(jīng)過時了?！癋PGA顯然可以很好地應對這種情況，因為你可以對它們進行重新編程，這樣對芯片的昂貴投資就不會打水漂了?！盙ianfagna說。這里有一些自定義的內(nèi)存配置，以及某些像卷積和轉(zhuǎn)置存儲等可以再次使用的子系統(tǒng)功能，因此，雖然算法可能會更改，但某些塊不會更改，可以一次又一次地使用?？紤]到這一點，eSilicon正在開發(fā)一款具有軟件分析功能、可以查驗AI算法的機箱，目標是能夠更快速地為特定應用選擇最佳架構(gòu)。“使用FPGA，可以靈活地更換機器或者引擎，因為您可能會遇到一種新的神經(jīng)網(wǎng)絡(luò)，選擇ASIC則要承擔風險，因為你可能無法獲得靈活性，”eSilicon知識產(chǎn)權(quán)工程副總裁DeepakSabharwal說。“然而，F(xiàn)PGA在容量和性能方面總是受到限制，所以用FPGA無法真正達到產(chǎn)品級規(guī)格。你可以用它做實驗，對事物分組，但最終你將不得不選用一顆ASIC?！鼻度胧絃UT過去幾年，還有一種器件類型取得了一定進步，即嵌入式FPGA，它將可編程性集成到ASIC中，同時將ASIC的性能和功耗優(yōu)勢添加到FPGA中。FlexLogix公司首席執(zhí)行官GeoffTate表示：“在FPGASoC中，處理單元的芯片面積相對較小，在方框圖中看起來，比例有大有小，但是在實際的光刻圖中，仍然主要是FPGA。不過，有一類應用和客戶，F(xiàn)PGA邏輯單元和SoC其余部分的正確比例應該是FPGA更小，使得它們既具有RTL可編程性，同時芯片尺寸更具成本效益?！边@種方法在航空航天、無線基站、電信、網(wǎng)絡(luò)、汽車和視覺處理等領(lǐng)域，特別是在人工智能應用上獲得了相當?shù)年P(guān)注。“算法變化非?？欤灾劣谛酒瑥木A廠流片回來時就幾乎已經(jīng)過時了，”Tate說?！坝辛饲度胧紽PGA，可以讓設(shè)計人員更快地迭代他們的算法。”在汽車從司機駕車模式向自主駕駛汽車的演變中，這種意義尤其明顯。Achronix系統(tǒng)工程副總裁RaymondNijssen表示，雖然失效和老化問題引起了很多關(guān)注，但主要的挑戰(zhàn)在于保持“優(yōu)雅的降級”?！半S著時間的推移，性能和質(zhì)量會發(fā)生變化，標準也會發(fā)生變化。比如一個相對較新的需求是汽車需要識別小孩過馬路，沒有人知道這些法規(guī)會如何改變，或者你如何進行測試，如何測試那些尚未知曉的標準?！盢ijssen說，在這種情況下，可編程性對于避免重新制作整個芯片或模塊變得至關(guān)重要。調(diào)試你的設(shè)計和所有SoC一樣，理解怎么調(diào)試這些系統(tǒng)，如何構(gòu)建測量手段，可以幫助人們在出現(xiàn)大麻煩之前找出問題。“隨著系統(tǒng)FPGA變得越來越像SoC，他們需要一套類似于SoC的開發(fā)和調(diào)試方法，”UltraSoC首席執(zhí)行官RupertBaines說?！坝幸环N天真的想法認為，你可以在FPGA中看到任何東西，所以很容易調(diào)試。波形查看器可以查看到bit級別，但是并不能提供任何系統(tǒng)級別的信息?，F(xiàn)在新的大型FPGA顯然是系統(tǒng)級的。在系統(tǒng)級別上，你通過位探測器獲得的波形級視圖沒有太大作用，你需要的是邏輯分析儀、協(xié)議分析儀，以及處理器內(nèi)核本身的良好調(diào)試和跟蹤功能?！盕PGA的大小和復雜性要求其驗證過程類似于ASIC。先進的基于UVM的測試平臺支持模擬，通常也支持仿真。從自動設(shè)計檢查到基于斷言的驗證，以及一系列強大的求解器，形式工具在這里起著關(guān)鍵的作用。盡管FPGA確實可以比ASIC更快更便宜地修改，但在大型SoC中檢測和診斷bug的難度意味著必須在進入bring-up階段之前進行徹底的驗證，OneSpin的Khan說。事實上，在RTL輸入和綜合后網(wǎng)表之間進行等效性檢查方面，對FPGASoC的驗證要求可能比ASIC更高。與傳統(tǒng)的ASIC邏輯綜合流程相比，F(xiàn)PGA的精細化、綜合和優(yōu)化階段通常需要對設(shè)計進行更多的修改。這些更改可能包括跨越周期邊界移動邏輯，以及在內(nèi)存結(jié)構(gòu)中實現(xiàn)寄存器。Khan補充道，徹底的順序等價檢查對于確保最終的FPGA設(shè)計仍然符合RTL中最初的設(shè)計者意圖至關(guān)重要。在工具方面還有優(yōu)化性能的空間。““很多嵌入式視覺應用程序都是在Zynq上編寫的，性能可能是每秒5幀。但如果你在硬件上加速它，可能會提高到每秒25到30幀，這種改進空間為新型器件鋪平了道路。問題在于，這些器件的模擬和驗證并不簡單。您需要整合軟件和硬件，這很困難。如果你把所有運算都放在SoC中運行，那就太慢了。每次模擬可能需要五到七個小時，如果你把多個模擬合并起來，就可以節(jié)省時間，”Aldec的deLuna說。簡而言之，復雜ASIC中使用的同類方法現(xiàn)在正用于復雜的FPGA。隨著這些器件被用于功能安全類型的應用，這變得越來越重要?！斑@就是形式分析的用武之地，通過形式分析，可以得出錯誤的傳播路徑，然后驗證這些路徑，”Cadence市場營銷總監(jiān)AdamSherer說?！斑@些東西非常適合進行形式分析。傳統(tǒng)的FPGA驗證方法幾乎不可能進行這些類型的驗證。有一種非常流行的觀點認為，F(xiàn)PGA設(shè)計非?？欤夷軌蛉菀椎匾韵到y(tǒng)速度運行硬件測試，并且只需進行簡單的仿真即可進行完整性檢查。把編程燒錄到器件中，在實驗室中實際運行，這是一條相對較快的驗證路徑，但實驗室中的可觀察性和可控性極其有限，因為它