用原理圖輸入法設計四位全加器實驗_第1頁
用原理圖輸入法設計四位全加器實驗_第2頁
用原理圖輸入法設計四位全加器實驗_第3頁
用原理圖輸入法設計四位全加器實驗_第4頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

實驗一用原理圖輸入法設計四位全加器一實驗目的熟悉利用QuartusII的原理圖輸入方法設計簡單組合電路，掌握層次化設計的方法，并通過一個4位全加器的設計把握利用EDA軟件進行原理圖輸入方式的電子線路設計的詳細流程。二實驗內(nèi)容用原理圖輸入法設計4位全加器；參考教材p167，實驗6-1，并完成實驗報告；三實驗儀器QuartusII軟件四實驗原理一個4位全加器可以由4個一位全加器構(gòu)成，加法器間的進位可以串行方式實現(xiàn)，即將低位加法器的進位輸出cout與相鄰的高位加法器的低位進位輸入信號cin相接。而1位全加器可用兩個半加器和一個或門來實現(xiàn)。五實驗步驟1：完成半加器和全加器的設計，包括原理圖輸入、編譯、綜合、適配、仿真、實驗板上的硬件測試，并將此全加器電路設計成一個硬件符號入庫。鍵1、鍵2、鍵3（PIO0/1/2）分別接ain、bin、cin；發(fā)光管D2、D1（PIO9/8）分別接sout和cout。半加器原理圖如下所示：一位全加器原理圖如下所示：2，建立一個更高層次的原理圖設計，利用以上獲得的1位全加器構(gòu)成4位全加器，并完成編譯、綜合、適配、仿真、和硬件測試。建議選擇電路模式1（附圖F-2）：鍵2、鍵1輸入4位加數(shù)：鍵4、鍵3輸入4位被加數(shù)：數(shù)碼6和數(shù)碼5顯示加和：D8顯示進位cout。四位全加器原理圖如下所示：六實驗結(jié)果及分析 半加器仿真波形圖如下圖所示：當a=0，b=0時，co=0，so=0當a=0，b=1時，co=0，so=1當a=1，b=0時，co=0，so=1當a=1，b=1時，co=1，so=1結(jié)果與半加器功能相符；一位全加器仿真波形如下圖所示：分析波形可知，波形結(jié)果與全加器功能相符；四位全加器波形圖如下所示：分析波形可知：當A3A2A1A0=0000，B3B2B1B0=0000時，D3D2D1D0=0000當A3A2A1A0=0101，B3B2B1B0=1100時，D3D2D1D0=0001，其他時刻波形也與全加器功能相符，全加器設計成功。七實驗小結(jié)通過本次實驗，我掌握了QuartusII的基本

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論