EDA課程設(shè)計報告模板

PAGEPAGE2《電子設(shè)計自動化（EDA）技術(shù)》課程實訓(xùn)報告題目:數(shù)字頻率計的設(shè)計姓名：**院系：應(yīng)用技術(shù)學(xué)院專業(yè)：電子信息工程學(xué)號：************指導(dǎo)教師：徐正坤完成時間:2010年6月14日設(shè)計題目數(shù)字頻率計的設(shè)計設(shè)計要求1、設(shè)計一個有效位為6位十進(jìn)制數(shù)的數(shù)字頻率計；2、選擇一個標(biāo)準(zhǔn)時鐘發(fā)生電路，為計數(shù)閘門控制電路提供一個標(biāo)準(zhǔn)8HZ信號；3、計數(shù)閘門控制電路控制6位十進(jìn)制計數(shù)器在時間T1=1S內(nèi)計數(shù)，計數(shù)的個數(shù)就是待測輸入信號的頻率，T2=1S內(nèi)停止計數(shù)，并且在7/8S內(nèi)保持計數(shù)值不變，顯示數(shù)字頻率值；4、計數(shù)器復(fù)位控制電路在每次開始計數(shù)之前的1/8S內(nèi)，產(chǎn)生復(fù)位信號，將6位十進(jìn)制計數(shù)器的上次計數(shù)值清零，為下一次從零開始計數(shù)做準(zhǔn)備。設(shè)計過程(包括：設(shè)計方案、上機(jī)設(shè)計與仿真結(jié)果、硬件實驗方案及實驗結(jié)果、收獲和體會)選擇我們所要制作的課程設(shè)計題目；用QuartusⅡ9.0寫出數(shù)字頻率計的VHDL源程序代碼；將程序代碼編譯完成后對其波形進(jìn)行仿真；設(shè)置引腳后將程序下載到EP1K10TC100-3主芯片之中；進(jìn)行硬件測試，檢查是否還有錯誤，并對錯誤進(jìn)行研究問題出在哪里，并解決問題，直到該設(shè)計的完成。成績評定指導(dǎo)教師評語課程設(shè)計等級目錄1課程設(shè)計題目、內(nèi)容與要求…………………4頁1.1設(shè)計題目…………………4頁1.2設(shè)計內(nèi)容…………………4頁1.3具體要求…………………4頁2系統(tǒng)設(shè)計………5頁2.1設(shè)計思路…………………5頁2.2系統(tǒng)原理…………………5頁3系統(tǒng)實現(xiàn)………5頁3.1VHDL源程序的具體程序和說明………5頁3.2數(shù)字頻率計程序中使用到得信號及其對應(yīng)的管腳…12頁4系統(tǒng)仿真………13頁5 硬件驗證（操作）說明………13頁6 總結(jié)…………13頁7參考書目……………………14頁1課程設(shè)計題目、內(nèi)容與要求1.1設(shè)計題目數(shù)字頻率計的設(shè)計1.2設(shè)計內(nèi)容數(shù)字頻率計的VHDL源程序；數(shù)字頻率計的仿真波形；數(shù)字頻率計的硬件測試結(jié)果。1.3具體要求設(shè)計一個有效位為6位十進(jìn)制數(shù)的數(shù)字頻率計。頻率計電路原理框圖如下圖所示。LED數(shù)碼管驅(qū)動電路4位LED數(shù)碼管4位十進(jìn)制計數(shù)器待測輸入信號

計數(shù)器復(fù)位控制電路計數(shù)閘門控制電路標(biāo)準(zhǔn)時鐘發(fā)生電路數(shù)字頻率計電路原理框圖實驗板上有一個標(biāo)準(zhǔn)時鐘發(fā)生電路（由32768HZ石英晶體和一個14位串行二進(jìn)制計數(shù)/分頻器MC4060組成，提供2048HZ和8HZ時鐘信號），為計數(shù)閘門控制電路控制6位十進(jìn)制計數(shù)器在時間T1=1S內(nèi)計數(shù)，計數(shù)的個數(shù)就是待測輸入信號的頻率，在T2=1S內(nèi)停止計數(shù)，并且在7/8S內(nèi)保持計數(shù)值不變，顯示數(shù)字頻率值；計數(shù)器復(fù)位控制電路在每次開始計數(shù)之前的1/8S內(nèi)，產(chǎn)生復(fù)位信號，將6位十進(jìn)制計數(shù)器的上次計數(shù)值清零，為下一次從零開始計數(shù)做準(zhǔn)備。其時序圖如下圖所示。2系統(tǒng)設(shè)計2.1設(shè)計思路選擇課程設(shè)計題目→查資料寫出數(shù)字頻率計的VHDL源程序代碼→對程序進(jìn)行全程編譯→時序仿真→引腳設(shè)置和下載→硬件測試2.2系統(tǒng)原理用VHDL編寫程序?qū)崿F(xiàn)數(shù)字頻率計控制6個十進(jìn)制計數(shù)器在單位時間內(nèi)計數(shù)、停止計數(shù)和清零等邏輯功能。用VHDL編寫程序?qū)崿F(xiàn)數(shù)字頻率計的端口控制信號，如右圖所示。其中，xclk為待測的輸入信號；clk為石英晶體（32768Hz）分屏后的8Hz標(biāo)準(zhǔn)信號，作為產(chǎn)生1s信號的輸入信號；led<7:0>為LED數(shù)碼管的段碼和小數(shù)點控制信號；row<2:0>數(shù)字頻率計端口控制信號為位選擇控制信號，決定哪一個LED數(shù)碼管顯示數(shù)字。該程序（文件名為freq.vhd）由8個進(jìn)程組成，進(jìn)程P3-P8分別描述6個十進(jìn)制計數(shù)器，P2進(jìn)程產(chǎn)生計數(shù)器的清零信號clr和計數(shù)允許信號en。3系統(tǒng)實現(xiàn)3.1VHDL源程序的具體程序和說明LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYPLJISPORT(clk:INSTD_LOGIC;xclk:INSTD_LOGIC;row:OUTSTD_LOGIC_VECTOR(2DOWNTO0);led:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDPLJ;ARCHITECTUREPLJLOFPLJISSIGNALcount0:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--1SIGNALcount1:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--10SIGNALcount2:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--100SIGNALcount3:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--1000SIGNALcount4:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--10000SIGNALcount5:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--100000SIGNALcountdiv:STD_LOGIC_VECTOR(2DOWNTO0):="000";SIGNALnum:STD_LOGIC_VECTOR(3DOWNTO0):="0000";SIGNALdispcnt:STD_LOGIC_VECTOR(2DOWNTO0):="000";SIGNALclr,en,c0,c1,c2,c3,c4:STD_LOGIC;BEGINP1:PROCESS(clk)BEGINIFrising_edge(clk)THEN--當(dāng)clk上升沿到來時有效countdiv<=countdiv+'1';ENDIF;ENDPROCESSP1;P2:PROCESS(countdiv)BEGINIFcountdiv="111"THEN--當(dāng)clk變8次時清零1次clr<='1';ELSEclr<='0';ENDIF;IFcountdiv<="011"THEN--當(dāng)clk變4次計數(shù)1次en<='1';ELSEen<='0';ENDIF;ENDPROCESSP2;P3:PROCESS(xclk,clr,en)--個位計數(shù)BEGINIFclr='1'THENcount0<="0000";ELSIF(rising_edge(xclk))AND(en='1')THENIFcount0="1001"THENcount0<="0000";c0<='0';ELSEcount0<=count0+'1';c0<='1';ENDIF;ENDIF;ENDPROCESSP3;P4:PROCESS(c0,clr,en)--十位計數(shù)BEGINIFclr='1'THENcount1<="0000";ELSIF(falling_edge(c0))AND(en='1')THENIFcount1="1001"THENcount1<="0000";c1<='0';ELSEcount1<=count1+'1';c1<='1';ENDIF;ENDIF;ENDPROCESSP4;P5:PROCESS(c1,clr,en)--百位計數(shù)BEGINIFclr='1'THENcount2<="0000";ELSIF(falling_edge(c1))AND(en='1')THENIFcount2="1001"THENcount2<="0000";c2<='0';ELSEcount2<=count2+'1';c2<='1';ENDIF;ENDIF;ENDPROCESSP5;P6:PROCESS(c2,clr,en)--K位計數(shù)BEGINIFclr='1'THENcount3<="0000";ELSIF(falling_edge(c2))AND(en='1')THENIFcount3="1001"THENcount3<="0000";c3<='0';ELSEcount3<=count3+'1';c3<='1';ENDIF;ENDIF;ENDPROCESSP6;P7:PROCESS(c3,clr,en)--10K位計數(shù) BEGINIFclr='1'THENcount4<="0000";ELSIF(falling_edge(c3))AND(en='1')THENIFcount4="1001"THENcount4<="0000";c4<='0';ELSEcount4<=count3+'1';c4<='1';ENDIF;ENDIF;ENDPROCESSP7;P8:PROCESS(c4,clr,en)--11K位計數(shù) BEGINIFclr='1'THENcount5<="0000";ELSIF(falling_edge(c4))AND(en='1')THENIFcount5="1001"THENcount5<="0000";ELSEcount5<=count3+'1';ENDIF;ENDIF;ENDPROCESSP8;P9:PROCESS(xclk)--動態(tài)掃描BEGINIFrising_edge(xclk)THENdispcnt<=dispcnt+'1';ENDIF;ENDPROCESSP9;P10:PROCESS(dispcnt)--選擇對應(yīng)位的BCD碼BEGINIFdispcnt="000"THENrow<="000";num<=count5;ELSIFdispcnt="001"THENrow<="001";num<=count4;ELSIFdispcnt="010"THENrow<="010";num<=count3;ELSIFdispcnt="011"THENrow<="011";num<=count2;ELSIFdispcnt="100"THENrow<="100";num<=count1;ELSIFdispcnt="101"THENrow<="101";num<=count0;ELSErow<=NULL;num<=NULL;ENDIF;ENDPROCESSP10;WITHnumSELECT--7段數(shù)碼顯示led<="01100000"WHEN"0001",--1"11011010"WHEN"0010",--2"11110010"WHEN"0011",--3"01100110"WHEN"0100",--4"10110110"WHEN"0101",--5"10111110"WHEN"0110",--6"11100000"WHEN"0111",--7"11111110"WHEN"1000",--8"11110110"WHEN"1001",--9"11111100"WHENOTHERS;--0ENDPLJL;3.2數(shù)字頻率計程序中使用到得信號及其對應(yīng)的管腳#PACE:StartofConstraintsextactedbyPACEfromthenDesignNET“clk”LOC=“P91”；NET“xclk”LOC=“P88”；NET“row<0>”LOC=“P47”；NET“row<1>”LOC=“P46”；NET“row<2