基本邏輯門邏輯試驗(yàn)報(bào)告

-.z.根本邏輯門邏輯功能測(cè)試及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握根本邏輯門的功能及驗(yàn)證方法。2、學(xué)習(xí)TTL根本門電路的實(shí)際應(yīng)用。3、了解CMOS根本門電路的功能。4、掌握邏輯門多余輸入端的處理方法。二、實(shí)驗(yàn)原理數(shù)字電路中，最根本的邏輯門可歸結(jié)為與門、或門和非門。實(shí)際應(yīng)用時(shí)，它們可以獨(dú)立使用，但用的更多的是經(jīng)過(guò)邏輯組合組成的復(fù)合門電路。目前廣泛使用的門電路有TTL門電路和CMOS門電路。1、TTL門電路TTL門電路是數(shù)字集成電路中應(yīng)用最廣泛的，由于其輸入端和輸出端的構(gòu)造形式都采用了半導(dǎo)體三極管，所以一般稱它為晶體管-晶體管邏輯電路，或稱為TTL電路。這種電路的電源電壓為+5V，高電平典型值為3.6V〔≥2.4V合格〕；低電平典型值為0.3V〔≤0.45合格〕。常見(jiàn)的復(fù)合門有與非門、或非門、與或非門和異或門。有時(shí)門電路的輸入端多余無(wú)用，因?yàn)閷?duì)TTL電路來(lái)說(shuō)，懸空相當(dāng)于“1〞，所以對(duì)不同的邏輯門，其多余輸入端處理方法不同?！?〕TTL與門、與非門的多余輸入端的處理如圖為四輸入端與非門，假設(shè)只需用兩個(gè)輸入端A和B，則另兩個(gè)多余輸入端的處理方法是：&A&ABY&ABY&ABY+5V圖TTL與門、與非門多余輸入端的處理并聯(lián)、懸空或通過(guò)電阻接高電平使用，這是TTL型與門、與非門的特定要求，但要在使用中考慮到，并聯(lián)使用時(shí)，增加了門的輸入電容，對(duì)前級(jí)增加容性負(fù)載和增加輸出電流，使該門的抗干擾能力下降；懸空使用，邏輯上可視為“1〞，但該門的輸入端輸入阻抗高，易受外界干擾；相比之下，多余輸入端通過(guò)串接限流電阻接高電平的方法較好?！?〕TTL或門、或非門的多余輸入端的處理如圖為四輸入端或非門，假設(shè)只需用兩個(gè)輸入端A和B，則另兩個(gè)多余輸入端的處理方法是：并聯(lián)、接低電平或接地?！?≥1ABYA≥1BY圖TTL或門、或非門多余輸入端的處理〔3〕異或門的輸入端處理異或門是由根本邏輯門組合成的復(fù)合門電路。如圖為二輸入端異或門，一輸入端為A，假設(shè)另一輸入端接低電平，則輸出仍為A；假設(shè)另一輸入端接高電平，則輸出為A，此時(shí)的異或門稱為可控反相器。=1=1A=1AY=AY=A+5V圖異或門的輸入端處理在門電路的應(yīng)用中，常用到把它們“封鎖〞的概念。如果把與非門的任一輸入端接地，則該與非門被封鎖；如果把或非門的任一輸入端接高電平，則該或非門被封鎖。由于TTL電路具有比擬高的速度，比擬強(qiáng)的抗干擾能力和足夠大的輸出幅度，在加上帶負(fù)載能力比擬強(qiáng)，因此在工業(yè)控制中得到了最廣泛的應(yīng)用，但由于TTL電路的功耗較大，目前還不適合作大規(guī)模集成電路。2、CMOS門電路CMOS門電路是由NMOS和PMOS管組成，初態(tài)功耗也只有毫瓦級(jí)，電源電壓變化圍大+3V～+18V。它的集成度很高，易制成大規(guī)模集成電路。由于CMOS電路輸入阻抗很高，容易承受靜電感應(yīng)而造成極間擊穿，形成永久性的損壞，因此，在工藝上除了在電路輸入端加保護(hù)電路外，使用時(shí)應(yīng)注意以下幾點(diǎn)：〔1〕器件應(yīng)在導(dǎo)電容器存放，器件引線可用金屬導(dǎo)線、導(dǎo)電泡沫等將其一并短路?！?〕VDD接電源正極，VSS接電源負(fù)極〔通常接地〕，不允許反接。同樣在裝接電路，拔插集成電路時(shí)，必須切斷電源，嚴(yán)禁帶電操作?！?〕多余輸入端不允許懸空，應(yīng)按邏輯要求處理接電源或地，否則將會(huì)使電路的邏輯混亂并損壞器件?！?〕器件的輸入信號(hào)不允許超出電源電壓圍，或者說(shuō)輸入端的電流不得超過(guò)10mA?！?〕CMOS電路的電源電壓應(yīng)先接通，再接入信號(hào)，否則會(huì)破壞輸入端的構(gòu)造，工作完畢時(shí)，應(yīng)先斷輸入信號(hào)再切斷電源?！?〕輸出端所接電容負(fù)載不能大于500pF，否則輸出級(jí)功耗過(guò)大而損壞電路?！?〕CMOS電路不能以線與方式進(jìn)展連接。另外，CMOS門不使用的輸入端，不能閑置呈懸空狀態(tài)，應(yīng)根據(jù)邏輯功能的不同，采用以下方法處理：①對(duì)于CMOS與門、與非門，多余端的處理方法有兩種：多余端與其它有用的輸入端并聯(lián)使用；將多余輸入端接高電平。如圖所示。&&AY+VDD&AY+VDD圖CMOS與非門多余輸入端的處理②對(duì)于CMOS或非門，多余輸入端的處理方法也有兩種：多余端與其它有用的輸入端并聯(lián)使用；將多余輸入端接地。如圖所示。≥≥1AY+VDD≥1AY+VDD圖CMOS或非門多余輸入端的處理三、實(shí)驗(yàn)儀器與器材1、THD-4型數(shù)字電路實(shí)驗(yàn)箱2、GOS-620示波器3、器材：74LS00四-2輸入與非門74LS54四-2-3-3-2輸入與或非門74LS86四-2輸入異或門四、實(shí)驗(yàn)容與步驟1、TTL與非門的邏輯功能及應(yīng)用芯片的引腳號(hào)查法是面對(duì)芯片有字的正面，從缺口處的下方〔左下角〕，逆時(shí)針從1數(shù)起。芯片要能工作，必須接電源和地。本實(shí)驗(yàn)所用與非門集成芯片為74LS00四-二輸入與非門，其引腳排列如圖所示。圖3.2.674LS00引腳排列〔1〕測(cè)試74LS00四-2輸入與非門的邏輯功能選中74LS00一個(gè)與非門，將其輸入端A和B分別接至電平輸出器插孔，由電平輸出控制開(kāi)關(guān)控制所需電平值，扳動(dòng)開(kāi)關(guān)給出四種組合輸入。將輸出端接至發(fā)光二極管的輸入插孔，并通過(guò)發(fā)光二極管的亮和滅來(lái)觀察門的輸出狀態(tài)。如圖所示，其邏輯函數(shù)式為：，將觀測(cè)結(jié)果填入表中。輸入輸出ABY0011011表3.2.表3.2.1&ABY123714+5V圖與非門邏輯功能測(cè)試圖〔2〕用74LS00實(shí)現(xiàn)或邏輯：，寫出轉(zhuǎn)換過(guò)程邏輯函數(shù)式，畫出標(biāo)明引腳的邏輯電路圖，測(cè)試其邏輯功能，將觀測(cè)結(jié)果填入表中。表3.2.表3.2.3表3.2.2輸入輸出ABY00011011輸入輸出輸入輸出ABCYABCY00000101001100011001011101110011〔3〕用74LS00實(shí)現(xiàn)表所示的邏輯函數(shù)。寫出設(shè)計(jì)函數(shù)式，畫出標(biāo)明引腳的邏輯電路圖，并驗(yàn)證之。2、TTL與或非門的邏輯功能及應(yīng)用〔1〕測(cè)試74LS54四-2-3-3-2輸入與或非門的邏輯功能74LS54引腳排列如圖所示。NCNC圖3.2.874LS54引腳排列邏輯表達(dá)式為：現(xiàn)要求測(cè)試的邏輯函數(shù)式為：。接線如圖所示，用開(kāi)關(guān)改變輸入變量A、B、C、D的狀態(tài)，給出十六種組合輸入，通過(guò)發(fā)光二極管觀測(cè)輸出端Y的狀態(tài)，將觀測(cè)結(jié)果填入表3.2.4中。表3.2.表3.2.4&≥1YABCDEGFHIJ+5V123461471112輸入輸出輸入輸出ABCDYABCDY0000000100100011010001010110011110001001101010111100110111101111圖與或非門邏輯功能測(cè)試圖〔2〕用74LS54和74LS00實(shí)現(xiàn)表所示的邏輯函數(shù)。寫出設(shè)計(jì)函數(shù)式，畫出標(biāo)明引腳的邏輯電路圖，并驗(yàn)證之。3、TTL異或門的邏輯功能及應(yīng)用〔1〕測(cè)試74LS86四-2輸入異或門的邏輯功能74LS86引腳排列如圖所示。74LS8674LS86=1=1=1=1圖3.2.1074LS86引腳排列接線如圖所示，用開(kāi)關(guān)改變輸入變量A、B的狀態(tài)，通過(guò)發(fā)光二極管觀測(cè)輸出端Y的狀態(tài)，將觀測(cè)結(jié)果填入表3.2.5中。表表3.2.5輸入輸出ABY00011011=1=1ABY123714+5V圖異或門邏輯功能測(cè)試圖〔2〕用74LS86設(shè)計(jì)一個(gè)四位二進(jìn)制取反電路。寫出設(shè)計(jì)函數(shù)式，列出功能表，畫出標(biāo)明引腳的邏輯電路圖，并通過(guò)實(shí)驗(yàn)驗(yàn)證之。五、實(shí)驗(yàn)報(bào)告要求1、將實(shí)驗(yàn)結(jié)果填入各相應(yīng)表中，總結(jié)各門電路的邏輯功能。2、總結(jié)TTL門電路和CMOS門電路的多余輸入端的處理方法。3、通過(guò)本次實(shí)驗(yàn)總結(jié)TTL及CMOS器件的特點(diǎn)及使用的收獲和體會(huì)。4、TTL與非門的輸入端懸空可視為邏輯“1”嗎？有何缺點(diǎn)？5、如果與非門的一個(gè)輸入端接連續(xù)脈沖，其余端是何狀態(tài)允