《數(shù)字電子電路（第二版）》 課件全套 邵展圖 第1-7章 數(shù)字電路基礎(chǔ)-數(shù)字電路的綜合應(yīng)用

第一章數(shù)字電路基礎(chǔ)1§１—２數(shù)制與碼制§１—１

數(shù)字信號與數(shù)字電路§１—３

邏輯門電路學習目標1.了解數(shù)字電路的特點及應(yīng)用，掌握數(shù)字信號的表示方法。2.掌握二進制、十六進制數(shù)的表示方法，會進行數(shù)制之間的轉(zhuǎn)換，熟悉8421BCD碼的表示形式。3.掌握與門、或門、非門基本邏輯門的邏輯功能，熟悉其圖形符號。4.掌握與非門、或非門、與或非門等復(fù)合邏輯門的邏輯功能，熟悉其圖形符號。5.掌握集成門電路的邏輯功能測試方法，了解數(shù)字集成電路的使用注意事項。3§１—１數(shù)字信號與數(shù)字電路4當人們在超市購物結(jié)賬付款時，收銀員只要把條形碼掃描器對準貨物上的條形碼一掃，計算機屏幕上立刻就會顯示該物品的價格。這是因為條形碼經(jīng)掃描器掃描后，會產(chǎn)生相應(yīng)的“數(shù)字信號”，經(jīng)計算機處理后就可以顯示為貨物的名稱及價格等信息，進而可刷卡付款，打印付款收據(jù)。超市自動收款設(shè)備如圖所示。5超市自動收款設(shè)備一、模擬信號與數(shù)字信號電子電路處理的信號有模擬信號和數(shù)字信號兩類。通常將那些在時間上和數(shù)值上均是連續(xù)變化的信號稱為模擬信號。數(shù)字信號是指在時間上和數(shù)值上都是離散的信號。6模擬信號與數(shù)字信號a）模擬信號b）數(shù)字信號實際上，數(shù)字信號中的1和0不僅可以用于表示高低電平，在生產(chǎn)生活中還可以代表許多信息，如發(fā)光二極管亮還是不亮，開關(guān)閉合還是斷開，對某一建議同意還是反對等，也都可以用1和0來表示。處理模擬信號的電子電路稱為模擬電子電路，簡稱模擬電路；處理數(shù)字信號的電子電路則稱為數(shù)字電子電路，簡稱數(shù)字電路。7二、數(shù)字信號的優(yōu)點1.便于記錄保存由于數(shù)字信號只有1和0兩種狀態(tài)，所以可以很方便地用電路輸出電壓的高與低、電容器上電荷的有與無、磁性物質(zhì)的極化方向N與S等方式記錄保存，也可以利用打孔紙帶上孔的有與無、光盤上有無凹坑來記錄0和1。數(shù)字信號的記錄方式如圖所示。8數(shù)字信號的記錄方式a）磁卡9數(shù)字信號的記錄方式b）打孔紙帶c）光盤2.抗干擾能力強數(shù)字信號中的高電平與低電平有一定的允許范圍，例如在TTL電路（Transistor-TransistorLogic，即晶體管—晶體管邏輯電路，因輸入級和輸出級均采用晶體管而得名）中，高電平的范圍是2.4～5V，低電平的范圍是0～0.8V，如圖所示，因此數(shù)字電路的抗干擾能力很強。10高電平范圍與低電平范圍圖所示為利用整形電路消除干擾和失真的方法，即設(shè)置一個門限電壓，使其值介于高電平與低電平之間，高于此門限電壓的信號通過后輸出為1，低于此門限電壓的信號通過后輸出為0，這樣就可以方便地將疊加在傳輸信號上的干擾去除掉。此外，還可利用差錯控制技術(shù)對傳輸信號進行查錯和糾錯。11整形電路的作用3.處理精度高增加數(shù)字電路中數(shù)字的位數(shù)，即可相應(yīng)提高電路的精度。下面以CD唱盤用數(shù)字信號記錄聲音為例進行說明，其信號類型及波形圖見表。12用數(shù)字信號記錄聲音13用數(shù)字信號記錄聲音4.可進行邏輯判斷和運算數(shù)字電路不僅能進行數(shù)值運算，還可以進行邏輯運算和邏輯判斷，這在控制系統(tǒng)中有廣泛應(yīng)用。正因如此，數(shù)字電路又稱為數(shù)字邏輯電路。14三、數(shù)字電路的基本組成下面以兩個應(yīng)用電路為例，說明數(shù)字電路的基本組成。1.用數(shù)字電路測量電動機轉(zhuǎn)速使用非接觸式數(shù)字轉(zhuǎn)速表來測量電動機轉(zhuǎn)速，其原理框圖如圖所示。使用時只要在被測電動機轉(zhuǎn)軸上裝一圓盤，圓盤上打一小孔，用光源照射。電動機每轉(zhuǎn)一周，光電管被照射一次，每次輸出一個脈沖信號，這一信號經(jīng)放大整形后成為幅度較大也較為規(guī)則的矩形脈沖，測得單位時間的脈沖個數(shù)，再經(jīng)計數(shù)、處理，最后便能從顯示器直接讀出被測電動機的轉(zhuǎn)速。1516用數(shù)字電路測量電動機轉(zhuǎn)速的原理框圖2.四人搶答器四人搶答器原理框圖如圖所示。17四人搶答器原理框圖從以上兩個電路的工作過程可以看出，數(shù)字電路大致包含數(shù)字信號的產(chǎn)生與整形、編碼、寄存、譯碼、顯示等典型單元數(shù)字電路。此外，為了將傳感器轉(zhuǎn)換而來的模擬信號轉(zhuǎn)換成控制系統(tǒng)所需要的數(shù)字信號，必須采用模數(shù)轉(zhuǎn)換器（A/DConverter）。數(shù)字信號被處理后，通常還要經(jīng)過數(shù)模轉(zhuǎn)換器（D/AConverter）恢復(fù)成模擬信號，去驅(qū)動執(zhí)行元件，如圖所示。18數(shù)字電路基本組成原理框圖§1—2

數(shù)制與碼制19數(shù)制是指計數(shù)的方法。在不同的數(shù)制中，數(shù)碼（計數(shù)符號）的多少、進位的方式和計算的方法也各不相同。圖所示為我國傳統(tǒng)算盤的數(shù)制。20算盤的數(shù)制圖所示為目前人們普遍使用的計算器，按鍵輸入十進制數(shù)，計算器將其轉(zhuǎn)換為二進制進行運算，然后將二進制數(shù)轉(zhuǎn)換為十進制數(shù)，最后顯示十進制數(shù)。21計算器的工作過程一、幾種常用數(shù)制在數(shù)字電路和計算機中，常用的數(shù)制有十進制、二進制、八進制、十六進制等。1.十進制十進制數(shù)有10個不同的數(shù)碼：0、1、2、…、9，稱它的基數(shù)為10。任何一個十進制數(shù)都可以用這十個數(shù)碼按一定規(guī)律排列起來表示。十進制的計數(shù)規(guī)律是“逢十進一”。在一個十進制數(shù)中，每個不同位置的數(shù)碼，代表的數(shù)值不同。222.二進制二進制數(shù)只有兩個數(shù)碼：0和1。它的基數(shù)為2，計數(shù)規(guī)律是“逢二進一”。3.十六進制和八進制采用二進制來表示數(shù)，通常位數(shù)很多，書寫起來十分麻煩。十六進制數(shù)有16個數(shù)碼：0、1、…、9，A、B、C、D、E、F，它的基數(shù)為16，計數(shù)規(guī)律是“逢十六進一”。八進制數(shù)有8個數(shù)碼：0、1、2、3、4、5、6、7，它的基數(shù)為8，計數(shù)規(guī)律是“逢八進一”。23十進制、二進制、八進制、十六進制的對應(yīng)關(guān)系見表。24幾種常用數(shù)制的對應(yīng)關(guān)系二、不同數(shù)制間的轉(zhuǎn)換1.二進制、八進制、十六進制數(shù)轉(zhuǎn)換成十進制數(shù)將二進制、八進制、十六進制數(shù)轉(zhuǎn)換成十進制數(shù)，只要按各位權(quán)展開相加即可。為了區(qū)分各種不同的進制，可在數(shù)后加上不同的字母來表示，通常用D表示十進制（常省略不寫），B表示二進制（常省略不寫），O或Q表示八進制，H表示十六進制等；也可直接用數(shù)字表示。2.十進制數(shù)（整數(shù)）轉(zhuǎn)換為二進制數(shù)十進制整數(shù)轉(zhuǎn)換成二進制數(shù)，可采用除2逆序取余法。253.二進制數(shù)與八進制數(shù)、十六進制數(shù)的相互轉(zhuǎn)換（1）二進制數(shù)與八進制數(shù)的相互轉(zhuǎn)換由于八進制數(shù)的基數(shù)8=23，對應(yīng)為二進制數(shù)有000~111共8個不同的狀態(tài)，故每位八進制數(shù)碼可用3位二進制數(shù)表示。方法是從低位開始，每3位二進制數(shù)為一組，若最后不足3位，在高位用0補足3位即可。將每組二進制數(shù)用一個等值的八進制數(shù)碼代替，按順序排列即變?yōu)榘诉M制數(shù)。26（2）二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換由于十六進制的基數(shù)16=24，對應(yīng)為二進制數(shù)有0000~1111共16個不同的狀態(tài)，故每位十六進制數(shù)碼可用4位二進制數(shù)表示。方法是從低位開始，每4位二進制數(shù)為一組，若最后不足4位，在高位用0補足4位即可。將每組二進制數(shù)用一個等值的十六進制數(shù)碼表示，按順序排列即變?yōu)槭M制數(shù)。27三、碼制用數(shù)碼、符號、文字來表示特定對象的過程稱為編碼。1.二進制代碼數(shù)字系統(tǒng)的信息通常采用多位二進制數(shù)表示，稱為二進制代碼。一個二進制數(shù)有1和0兩個代碼，可以表示兩個信息，n位二進制代碼可以表示2n個不同的信息。如果需要編碼的信息有N項，則應(yīng)滿足N≤2n。2.BCD碼用二進制數(shù)表示十進制數(shù)的編碼方法稱為二—十進制編碼，簡稱BCD碼。2829幾種常見的BCD碼（1）8421BCD碼最常用的BCD碼是8421BCD碼。（2）5421BCD碼5421BCD碼也是一種有權(quán)碼，從高位到低位分別是5、4、2、1。（3）2421BCD碼2421BCD碼也是一種有權(quán)碼，從高位到低位的權(quán)分別是2、4、2、1。（4）余3碼這是一種無權(quán)碼，它是在相應(yīng)的8421BCD碼上加0011（3）得到的。30（5）格雷碼這也是一種無權(quán)碼，它的特點是相鄰兩個代碼間只有一位數(shù)不同，這兩個數(shù)也可以看作是相鄰的，因此它是一種循環(huán)碼（所謂循環(huán)碼，是指具有以下兩個特點的編碼:一是相鄰性，即任意兩個相鄰代碼僅有一位數(shù)碼不同；二是循環(huán)性，即首尾的兩個代碼也具有相鄰性）。（6）標準信息交換碼在數(shù)字系統(tǒng)和計算機中，需要編碼的信息除了數(shù)字外，還有字符及各種專用符號。31§1—3

邏輯門電路32圖所示是三人表決器示意圖。A、B、C三人參加表決，按下按鈕表示同意，不按按鈕表示不同意。根據(jù)少數(shù)服從多數(shù)的原則，表決通過則綠燈亮，反之則紅燈亮。33三人表決器a)表決器b)電路框圖這是一個簡單的控制電路。三個按鈕送入的信號是輸入信號，分別代表A、B、C是否同意，其輸出信號是控制兩盞指示燈的信號，代表表決是否通過。其中，A、B、C是否同意為邏輯條件，紅、綠燈是否亮為邏輯結(jié)果，每一種條件對應(yīng)一種結(jié)果。把輸入狀態(tài)作為條件，輸出狀態(tài)作為結(jié)果，輸入與輸出的關(guān)系即為邏輯關(guān)系。三人表決器邏輯關(guān)系見表。在邏輯系統(tǒng)中，任何復(fù)雜的邏輯關(guān)系都由與、或、非三種邏輯關(guān)系組合而成，實現(xiàn)這三種基本邏輯關(guān)系的電路分別稱為與門（AND）、或門（OR）和非門（NOT）。3435三人表決器邏輯關(guān)系一、基本門電路1.與門（AND）在圖所示的與邏輯開關(guān)電路中，只有當A、B兩個開關(guān)都閉合時，燈才亮；只要有一個開關(guān)斷開，燈就不亮。這就是說，只有當決定一件事情的幾個條件完全具備時，這件事情才能發(fā)生，否則不發(fā)生。這樣的關(guān)系稱為與邏輯關(guān)系。圖所示為與門邏輯符號。3637與邏輯開關(guān)電路與門邏輯符號把開關(guān)通斷與燈泡亮滅的關(guān)系列在表中。如果設(shè)開關(guān)通為1，不通為0；燈亮為1，不亮為0，可得表所列值，這便是與門的真值表，它反映了與門輸出狀態(tài)與輸入狀態(tài)之間的邏輯關(guān)系。38電路狀態(tài)與門真值表與門的邏輯功能可概括為“有0出0，全1出1”。與門的邏輯表達式為：Y=A·B=AB該表達式讀作Y等于A與B或Y等于A乘B，所以通常也把與門邏輯稱為邏輯乘。數(shù)字電路的邏輯關(guān)系也常常用波形圖來描述，在畫波形圖時可省去坐標軸，但輸入波形與輸出波形之間的時間必須嚴格對應(yīng)。如圖所示，與門在A、B兩個波形的輸入電壓作用下，得到如Y波形所示的輸出電壓。3940與門輸入輸出波形2.或門（OR）在圖所示的或邏輯開關(guān)電路中，A和B兩個開關(guān)只要有一個閉合燈就亮。這說明，當決定一件事情的幾個條件中，只要有一個條件具備，這件事情就會發(fā)生。這樣的邏輯關(guān)系稱為或邏輯關(guān)系。41或邏輯開關(guān)電路圖所示為非門邏輯符號。非門真值表見表。42或門邏輯符號或門真值表或門的邏輯功能可概括為“全0出0，有1出1”。或門的邏輯表達式為：Y=A+B該表達式讀作Y等于A或B，也可讀作Y等于A加B，所以或邏輯也稱邏輯加。433.非門（NOT）在圖所示的非邏輯開關(guān)電路中，當開關(guān)A斷開時，燈亮；A閉合時，燈就不亮。也就是說，事情的結(jié)果與條件總是呈相反狀態(tài)。這種關(guān)系稱為非邏輯關(guān)系。44非邏輯開關(guān)電路圖所示為非門邏輯符號。非門真值表見表。非門的邏輯功能可概括為“有0出1，有1出0”。非門的邏輯表達式為：該表達式讀作Y等于A非。45非門邏輯符號非門真值表二、復(fù)合門電路由與、或、非三種基本門電路可以組合成復(fù)合門電路，常用的復(fù)合門電路見表。46常用復(fù)合門電路47常用復(fù)合門電路48常用復(fù)合門電路三、其他類型的門電路1.集電極開路與非門（OC門）這種類型的電路內(nèi)部，輸出三極管的集電極是開路的，故稱集電極開路與非門，也稱集電極開路門，簡稱OC門。OC門具有與非功能，其邏輯表達式為：OC門的邏輯符號如圖所示。OC門在電路中使用時，需要在其輸出端Y與電源VCC之間外接一個上拉電阻RL，如圖所示。4950OC門a）邏輯符號b）外接上拉電阻74LS01是一種常用的OC與非門，其外形和引腳排列如圖所示。51OC與非門74LS01a）外形圖b）引腳排列OC門的主要應(yīng)用如下：（1）直接驅(qū)動發(fā)光二極管或小型繼電器圖a所示為用OC門驅(qū)動發(fā)光二極管的顯示電路圖。該電路只有當輸入均為高電平時，輸出才為低電平，發(fā)光二極管才能導(dǎo)通發(fā)光。圖b所示為用OC門驅(qū)動小型繼電器的電路，同樣，也只有當輸入均為高電平時，繼電器KA才能得電動作。5253OC門直接驅(qū)動小型負載a）驅(qū)動發(fā)光二極管b）驅(qū)動小型繼電器（2）實現(xiàn)線與邏輯功能將幾個OC門的輸出端并聯(lián)可實現(xiàn)線與邏輯功能，這種連接方法稱為線與。圖所示為由3個OC門構(gòu)成的線與電路，其邏輯表達式為：54用OC門實現(xiàn)線與功能2.三態(tài)門（TS門）三態(tài)門簡稱TS門，是在普通門的基礎(chǔ)上，加上使能控制信號和控制電路構(gòu)成的。三態(tài)門的輸出除了有一般門電路的高電平、低電平狀態(tài)外，還可以呈高阻狀態(tài)（或稱禁止狀態(tài)）。三態(tài)輸出與非門邏輯符號和邏輯功能見表。邏輯符號中EN為控制端，也稱使能端。5556三態(tài)門邏輯符號與邏輯功能三態(tài)門主要用于實現(xiàn)多個數(shù)據(jù)或信號的總線傳輸?？偩€可以是單向傳輸，也可以是雙向傳輸。74LS125是一種常用的低電平有效型三態(tài)門，其外形和引腳排列如圖所示。5774LS125三態(tài)門a）外形圖b）引腳排列（1）用三態(tài)門構(gòu)成單向總線電路連接如圖所示，圖中三態(tài)門均為高電平有效。只有當控制端為高電平時，該三態(tài)門才處于工作狀態(tài)，其余三態(tài)門均處于高阻狀態(tài)，而且任何時刻只能有一個三態(tài)門處于工作狀態(tài)。這樣，總線（或稱母線）就能輪流接受各三態(tài)門的輸出。58用三態(tài)門構(gòu)成單向總線（2）用三態(tài)門構(gòu)成雙向總線電路連接如圖所示。59用三態(tài)門構(gòu)成雙向總線四、TTL與非門的電壓傳輸特性和主要參數(shù)1.電壓傳輸特性晶體管—晶體管邏輯電路（TTL）的電壓傳輸特性是指門電路的輸出電壓隨輸入電壓變化的特性，通常用電壓傳輸特性曲線來表示，如圖所示。60基本TTL與非門的電壓傳輸特性曲線2.主要參數(shù)（1）輸出高電平UOHUOH是指輸出端空載，輸入端有一個或一個以上為低電平時所對應(yīng)的輸出電壓。（2）輸出低電平UOLUOL是指輸出端空載，所有輸入端都接高電平時所對應(yīng)的輸出電壓。（3）閾值電壓UTH電壓傳輸特性轉(zhuǎn)折區(qū)中心點對應(yīng)的輸入電壓稱為閾值電壓UTH，或形象化地稱為門限電壓。61（4）開門電平UONUON是在保證輸出為額定低電平時所允許的最小輸入高電平值。（5）關(guān)門電平UOFFUOFF是在保證輸出電壓為額定高電平的90%的條件下，所允許的最大輸入低電平值。（6）噪聲容限噪聲容限是指在保證電路正常輸出的前提下，輸入信號所允許的波動范圍。62（7）扇出系數(shù)NN是指一個與非門可帶同類門的個數(shù)，它反映了門電路的帶負載能力。（8）平均傳輸延遲時間tpd由于開關(guān)器件的轉(zhuǎn)換需要時間，與非門的輸出與輸入之間存在一定的滯后，如圖所示。63傳輸延遲時間示意圖五、數(shù)字集成電路系列及型號命名數(shù)字集成電路根據(jù)內(nèi)部半導(dǎo)體器件的不同，有TTL型和CMOS型兩類。TTL集成電路主要由雙極型三極管構(gòu)成。國產(chǎn)TTL集成電路主要有54、74兩大系列，其中，54系列為軍用產(chǎn)品，74系列為民用產(chǎn)品?；パa金屬氧化物半導(dǎo)體（ComplementaryMetalOxideSemiconductor，CMOS）集成電路主要由單極型場效應(yīng)管構(gòu)成。64按照我國國家標準，集成電路型號命名由5部分組成，第一部分用字母表示國家標準，第二部分用字母表示器件的類型，第三部分用阿拉伯數(shù)字表示器件的系列和品種代號，第四部分用字母表示器件的工作溫度范圍，第五部分用字母表示器件的封裝形式，各部分符號及意義見表。65集成電路的型號及其意義例如CT74LS20ED型和CC4011EP型：CT74LS××有時簡稱74LS××或LS××。66六、數(shù)字集成電路使用注意事項1.TTL電路使用注意事項（1）TTL電路的電源正端通常標VCC，負端標GND。電源電壓的允許范圍為4.5～5.5V。一般使用5V電源。（2）TTL與非門輸入端通過電阻R接地時，若R＜680Ω，相當于接低電平；若R＞2.5kΩ（最好10kΩ以上），相當于接高電平。TTL與非門輸入端接地，相當于接低電平；輸入端懸空，相當于接高電平。對多余輸入端一般不要懸空，防止受外界干擾。67（3）TTL與門（與非門）、或門（或非門）多余輸入端處理方法分別見表。68TTL與門（與非門）多余輸入端處理方法69TTL或門（或非門）多余輸入端處理方法（4）除OC門和TS門外，TTL門電路輸出端不允許并聯(lián)使用，否則不僅會造成邏輯混亂，還可能損壞器件。（5）輸出端不允許直接接電源或接地。（6）多余門的處理。2.CMOS電路使用注意事項（1）CMOS電路的電源正端標VDD，負端標VSS，使用時通常將VSS接地。（2）CMOS集成電路的多余輸入端不能懸空，否則電路將受到干擾，不能正常工作。（3）與門（與非門）多余輸入端接VDD，或門（或非門）多余輸入端接地，盡量不要將輸入端并聯(lián)使用。70（4）輸出端不允許直接與VDD或VSS連接。（5）接通電源后，才能輸入信號；斷電時，要求先撤信號，后斷電源。（6）在裝接電路、改變電路連接或插電路板時，均應(yīng)斷開電源，嚴禁帶電操作。（7）CMOS集成電路應(yīng)存放在導(dǎo)電的容器內(nèi)，有良好的靜電屏蔽。（8）焊接CMOS電路時，電烙鐵功率不得大于20W，電烙鐵外殼要有良好的接地，最好利用電烙鐵斷電后的余熱快速焊接。713.TTL與CMOS電路的連接TTL電路和CMOS電路之間電壓和電流參數(shù)各不相同，一般不能直接連接，而需要采用接口電路作為過渡。這主要是考慮兩個問題：一是要求電平匹配，即前級驅(qū)動門要為后級負載門提供符合標準的輸出高電平和低電平；二是要求電流匹配，即驅(qū)動門要為負載門提供足夠大的驅(qū)動電流。72（1）TTL驅(qū)動CMOS電路由于CMOS電路的輸入阻抗高，所以用TTL電路驅(qū)動CMOS電路時，驅(qū)動電流一般不會受到限制。73TTL驅(qū)動CMOS電路此外，還可以采用具有電平轉(zhuǎn)換作用的CMOS門（如CC40109）來實現(xiàn)電平匹配，如圖所示。74用CMOS門實現(xiàn)電平匹配（2）CMOS驅(qū)動TTL電路CMOS電路輸出電平能滿足要求，但驅(qū)動電流受到限制，主要是輸出低電平時帶負載能力差，解決辦法有以下幾種：1）幾個同功能的CMOS電路并聯(lián)使用，即將其輸入端并聯(lián)，輸出端也并聯(lián)（TTL電路是不允許并聯(lián)的），如圖所示。75將CMOS并聯(lián)以提高帶負載能力a)與非門b)或非門c)非門2）選用74HC/74HCT系列CMOS門直接驅(qū)動TTL門電路。3）在CMOS電路輸出端增加一級CMOS驅(qū)動器（如CC4010、CC40107）作為接口電路，如圖a所示，也可增加一級三極管放大器來擴展輸出電流，如圖b所示。76驅(qū)動TTL電路a）用CMOS驅(qū)動器b）用三極管電流放大器擴展輸出電流第二章組合邏輯電路77§２—２組合邏輯電路的分析和設(shè)計§２—１組合邏輯電路基礎(chǔ)知識§２—３編碼器§２—４譯碼器和顯示器§２—５數(shù)據(jù)選擇器和分配器§２—６加法器§２—７數(shù)值比較器§2—1組合邏輯電路基礎(chǔ)知識80學習目標1.了解組合邏輯電路的一般分析方法和設(shè)計方法。2.了解編碼器、譯碼器典型集成電路的引腳功能和使用方法。3.了解數(shù)碼選擇器、數(shù)據(jù)分配器、加法器的基本工作原理和應(yīng)用。4.掌握半導(dǎo)體七段顯示數(shù)碼管的使用方法。5.能根據(jù)電路圖安裝表決器、數(shù)碼顯示器等組合邏輯電路。81一、什么是組合邏輯電路組合邏輯電路是由各種門電路組合而成，它某一時刻的輸出直接由該時刻的輸入狀態(tài)所決定，與電路原來的狀態(tài)無關(guān)，也就是說它沒有記憶功能。圖所示為超市寄存包裝置，存包人只需按一下“存”按鈕，裝置立即輸出一張有條形碼的紙條，取下紙條相應(yīng)箱門打開，便可寄存物品。82超市寄存包裝置二、邏輯函數(shù)及其表示方法組合邏輯電路的功能可用邏輯函數(shù)來描述。對于某一實際問題的功能要求，如果以邏輯自變量（原因）作為輸入，以邏輯因變量（結(jié)果）作為輸出，那么當輸入變量的取值確定后，輸出量便隨之而定，這種輸出與輸入之間的函數(shù)關(guān)系就稱為邏輯函數(shù)，也稱邏輯表達式。83下面以圖所示的開關(guān)控制電路為例，說明邏輯函數(shù)的表示方法。84開關(guān)控制電路1.真值表真值表是用表格的形式表述輸入變量所有可能的取值與相應(yīng)輸出變量數(shù)值之間的對應(yīng)關(guān)系。2.邏輯函數(shù)表達式把輸出與輸入之間的邏輯關(guān)系用與、或、非等的運算組合形式表示出來，得到的就是邏輯表達式。85開關(guān)控制電路真值表3.邏輯圖把邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)系用相應(yīng)的邏輯門符號代替，畫出的與邏輯函數(shù)對應(yīng)的圖形，稱為邏輯電路圖，簡稱邏輯圖。Y=(A+B)C的邏輯圖，如圖所示。86開關(guān)控制電路的邏輯圖除上述三種表示方法外，邏輯函數(shù)還可用波形圖及卡諾圖表示。波形圖是用信號電平高低表示輸出信號按一定規(guī)律變化的圖形，此前在分析基本門電路時已有所應(yīng)用?？ㄖZ圖也是一種圖形表示方法，常用于邏輯表達式的化簡。87三、邏輯表達式的化簡同一邏輯關(guān)系往往可以有幾種不同的表達式，如下面兩個表達式：實際上，這兩個表達式的邏輯關(guān)系是完全一樣的，顯然，第二個表達式比第一個要簡單。邏輯表達式越簡單，實現(xiàn)它的電路也就越簡單，電路工作也越穩(wěn)定可靠。邏輯表達式化簡的方法主要有公式法和卡諾圖法。881.邏輯代數(shù)的基本公式和定律邏輯代數(shù)又稱布爾代數(shù)，是分析邏輯電路的數(shù)學工具，其基本公式及定律見表。89邏輯代數(shù)基本公式及定律90邏輯代數(shù)基本公式及定律2.邏輯運算的基本規(guī)則（1）代入規(guī)則任何一個含有某變量的等式，如果將式中所有該變量都用另一個變量或邏輯函數(shù)代替，該等式仍成立。例如

，當?shù)仁絻蛇叺腂都用CD代替時，可得：91（2）反演規(guī)則對于任何一個邏輯表達式Y(jié)，如果將其中與變或，或變與，0變1，1變0，原變量變反變量，反變量變原變量，所得到的新函數(shù)式即為原函數(shù)時的反函數(shù)（或稱補函數(shù)），記作

。在使用反演規(guī)則時需注意以下兩點：1）遵守“先括號，再算與，最后算或”的運算順序。2）不屬于單個變量上的非號應(yīng)保留不變。92（3）對偶規(guī)則對于任何一個邏輯表達式Y(jié)，如果將其中所有與變或，或變與，0變1,1變0，而變量不變，所得到的新函數(shù)式即為原函數(shù)的對偶式，記作Y′。在使用對偶規(guī)則時，需注意以下兩點：1）進行對偶變換時，式中的非號一律不變。2）變換前后的運算順序不變。933.邏輯表達式化簡舉例常用的邏輯表達式有多種，例如與或式、與或非式、與非式等，其中較常用的是與或式，即邏輯式中只有與和或兩種關(guān)系。表達式化簡的最終目標是：表達式所含乘積項數(shù)最少，且每個乘積項中所含的變量個數(shù)最少。94四、邏輯函數(shù)各種表示方式之間的轉(zhuǎn)換邏輯函數(shù)的不同表示方式之間可以相互轉(zhuǎn)換1.由邏輯表達式列寫真值表將輸入的n個變量的2n種取值按二進制遞增規(guī)律列表，同時在相應(yīng)位置填入相應(yīng)函數(shù)值，便可得到函數(shù)的真值表。952.由真值表寫出邏輯表達式以表為例，由真值表寫出邏輯表達式的步驟如下：（1）找出真值表中所有Y=1的輸入變量組合：共三組。（2）每組輸入變量的組合對應(yīng)一個乘積項（與關(guān)系），其中等于1者寫原變量，等于0者寫反變量：（3）將所有乘積項相加（或關(guān)系）即可得到邏輯表達式：9697真值表3.由邏輯表達式畫出邏輯圖將邏輯表達式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號表示出來，就可以畫出該邏輯表達式的邏輯圖。4.由邏輯圖寫出邏輯表達式從輸入端到輸出端逐級寫出每個圖形符號對應(yīng)的邏輯式，最后寫出輸出端的邏輯表達式。98邏輯圖五、卡諾圖化簡法利用公式化簡邏輯函數(shù)，不僅要熟悉邏輯代數(shù)的基本定理、常用公式，而且要有一定的技巧，尤其是用公式化簡的結(jié)果是否為最簡，往往很難確定。如果利用卡諾圖來化簡，則可以較方便地得到最簡的邏輯函數(shù)表達式。1.卡諾圖的構(gòu)成卡諾圖是將邏輯函數(shù)用方格圖來表示，卡諾圖中每一個小方格對應(yīng)邏輯函數(shù)的一個最小項。所謂最小項是指這樣的乘積項：（1）有n個變量，則最小項就有n個因子。（2）各乘積項中，每一個變量都以原變量或反變量的形式作為一個因子出現(xiàn)一次，且僅出現(xiàn)一次。99100三變量的最小項及其編號將n個變量的邏輯函數(shù)的2n個最小項用小方格代表并按相鄰規(guī)則排列，所形成的圖形稱為最小項卡諾圖，簡稱卡諾圖。所謂相鄰規(guī)則就是指相鄰2個最小項只有1個變量不同，其他變量都相同。101卡諾圖a)二變量b)三變量c)四變量2.用卡諾圖表示邏輯函數(shù)先將邏輯函數(shù)化為與或表達式，然后在卡諾圖中把每一個乘積項所包含的最小項都填上1，其余的填上0（或不填），便可得到該邏輯函數(shù)的卡諾圖。3.用卡諾圖化簡邏輯函數(shù)在卡諾圖中每兩個相鄰的小方格所代表的最小項只有一個變量不同，如果這兩個小方格均填的是1，則可利用這個特點消去一個變量。依次類推：4個標有1的相鄰項可合并為一項，消去2個變量；8個標有1的相鄰項可合并為一項，消去3個變量。102103鄰最小項合并的方法示例【例2-7】用卡諾圖化簡邏輯函數(shù)，合并相鄰最小項方法分別如圖2-10所示，試寫出化簡結(jié)果，并進行比較。解：按圖a圈法可以得到邏輯函數(shù)的最簡表達式為：按圖b圈法可以得到邏輯函數(shù)的最簡表達式為：由此例可以看出，應(yīng)用卡諾圖化簡時由于圈法不同，邏輯函數(shù)化簡的結(jié)果也不是唯一的。104105例2-7卡諾圖a)列圈b)行圈§2—2組合邏輯電路的分析和設(shè)計106一、組合邏輯電路的分析電桿按其在電力線路中的作用可分為以下六種類型，見表。根據(jù)給定的組合邏輯電路圖，找出其輸出與輸入之間的邏輯關(guān)系，得出邏輯表達式。若表達式較復(fù)雜，應(yīng)將其化簡為最簡表達式，以便于判斷電路的邏輯功能，必要時還可借助真值表或波形圖來判斷電路的邏輯功能。107組合邏輯電路的分析步驟【例2-9】分析圖所示邏輯電路的功能。解：（1）由邏輯圖寫出邏輯表達式，并化簡如下：108例2-9邏輯圖（2）列出真值表，見表2-5。（3）確定邏輯功能由邏輯表達式和真值表可判斷該電路具有異或功能。109例2-9真值表二、組合邏輯電路的設(shè)計組合邏輯電路設(shè)計的一般步驟，如圖所示。首先，對實際問題進行分析，確定提出的問題中什么是輸入變量、什么是輸出變量，并分析它們之間的邏輯關(guān)系，即把一個實際問題歸納為邏輯問題。其次，合理地設(shè)置變量，列出真值表，然后由真值表寫出邏輯表達式，并根據(jù)所使用的邏輯門器件對表達式進行化簡或變換。最后，根據(jù)化簡或變換后的邏輯表達式畫出邏輯圖。110組合邏輯電路的設(shè)計步驟【例2-12】交叉路口的信號燈有紅、黃、綠三色，正常工作時，應(yīng)該只能有一燈亮，其他情況均屬電路故障，試用與非門組成故障報警電路。解：設(shè)燈亮用1表示，燈滅用0表示；報警狀態(tài)用1表示，正常工作用0表示；紅、黃、綠三燈分別用A、B、C表示，電路輸出用Y表示。（1）按題意列出真值表，見表。111例2-12真值表（2）根據(jù)真值表畫出卡諾圖并化簡，如圖所示，可得邏輯表達式為：（3）由邏輯表達式畫出邏輯圖。由于限定電路用與非門組成，邏輯表達式可變換為：112例2-12卡諾圖由此可畫出邏輯電路圖，如圖所示。113例2-12邏輯圖§2—3

編碼器114編碼是用文字、符號或數(shù)字表示特定對象的過程，實現(xiàn)編碼功能的電路稱為編碼器。例如，計算機鍵盤內(nèi)部就是一個編碼器，當按下某個按鍵時，就是給編碼器輸入了一個信號，編碼器會將該信號轉(zhuǎn)換成一串由0、1組成的代碼（鍵位碼）送入計算機。115圖所示為某單片機的矩陣式鍵盤。116單片機矩陣式鍵盤a)實物圖b)電路圖又如，銀行的叫號機也用到了編碼器，如圖所示。去銀行辦事的人員只要在叫號機的觸摸屏上觸摸相應(yīng)位置，叫號機立即就能打印出一張辦事排隊編號——也就是辦事人員的編碼。1177銀行叫號機一、二進制編碼器用二進制代碼表示某種信號的電路稱為二進制編碼器。1.三位二進制編碼器三位二進制編碼器有8個輸入端和3個輸出端，所以也稱8線—3線編碼器，其編碼表見表，輸入為高電平有效。118119三位二進制編碼表由該編碼表（即真值表）寫出各輸出端的邏輯表達式為：根據(jù)邏輯表達式可以畫出或門組成的三位二進制編碼器，如圖所示。120三位二進制編碼器a)簡化圖b)邏輯圖2.優(yōu)先編碼器上述編碼器每次只能對一個輸入信號進行編碼，如同時有兩個以上的信號輸入，編碼器就會出錯。優(yōu)先編碼器允許同時輸入兩個以上的信號，并對所有的輸入信號規(guī)定了優(yōu)先順序，當多個信號同時輸入時，只對其中優(yōu)先級別最高的一個進行編碼。121集成8線―3線優(yōu)先編碼器74LS148a)實物圖b)引腳排列表所示為集成8線―3線優(yōu)先編碼器的真值表。122集成8線—3線優(yōu)先編碼器的真值表在集成8線―3線編碼器中，

為是否允許編碼的使能控制端，或稱選通輸入端，低電平有效，只有當

=0時，才允許對輸入信號進行編碼；當

=1時，禁止編碼，所有輸出端均被封鎖。

為編碼輸入信號，低電平有效。

為輸出端，輸出三位二進制反碼。YS為選通輸出端，為擴展輸出端，當

=0時，只要有編碼信號，

輸出即為低電平。當編碼器輸入信號數(shù)超過8時，可用多片74LS148通過級聯(lián)來擴展編碼器的功能。1231243.編碼器的級聯(lián)圖所示是由兩片74LS148級聯(lián)而成的16線―4線優(yōu)先編碼器，它可將

分別編碼成1111～0000四位代碼輸出。74LS148（1）為低位片，74LS148（2）為高位片。

優(yōu)先級別最高，

次之，依次類推，

級別最低。8線―3線擴展為16線―4線優(yōu)先編碼器二、二—十進制編碼器將十進制數(shù)字0～9編成二進制代碼的電路稱為二—十進制編碼器，也稱為8421BCD碼編碼器。1258421BCD碼編碼表1268421BCD碼編碼表根據(jù)該編碼表可以讀出邏輯表達式：根據(jù)上述邏輯表達式可以直接畫出圖所示的邏輯圖。1278421BCD編碼邏輯電路§2—4

譯碼器和顯示器128將某種輸入代碼轉(zhuǎn)換成相應(yīng)信號的過程稱為譯碼，能實現(xiàn)譯碼功能的電路稱為譯碼器，又稱解碼器。譯碼器按照功能不同可分為通用譯碼器和顯示譯碼器。其中，顯示譯碼器按照顯示材料不同又分為熒光、發(fā)光二極管譯碼器和液晶顯示譯碼器；按照顯示內(nèi)容不同又分為文字、數(shù)字和符號譯碼器。129電子記分牌、列車時刻表a)記分牌b)列車時刻表一、二進制譯碼器二進制譯碼器是將輸入的二進制代碼轉(zhuǎn)換成相應(yīng)信號的電路。假設(shè)譯碼器有n位輸入代碼，N個輸出信號，若N=2n，稱為完全譯碼器；若N<2n，稱為部分譯碼器。13074LS138譯碼器a)實物圖b)引腳排列它有3個輸入端，8個輸出端，所以也稱3線—8線譯碼器，屬于完全譯碼器。其功能表見表。13174LS138譯碼器的功能表A2、A1、A0為三位二進制代碼輸入，

為8個譯碼輸出，低電平有效，即某一輸出信號為0時譯碼成功。

為選通控制，當

時，允許譯碼，由輸入代碼A2、A1、A0取值組合使

中的某一位輸出低電平。當3個選通控制信號中只要有一個不滿足時，譯碼器禁止譯碼，輸出皆為無用信號。132二、二—十進制譯碼器將二—十進制代碼翻譯成十進制數(shù)碼0～9的電路稱為二—十進制譯碼器。常用的是8421BCD譯碼器。該譯碼器有4個輸入端，10個輸出端，所以也稱4線—10線譯碼器，屬于部分譯碼器。圖所示為8421BCD譯碼器74LS42的實物圖和引腳排列圖，真值表見表，表中輸出0為有效電平，1為無效電平。1331348421BCD譯碼器74LS42a)實物圖b)引腳排列1358421BCD譯碼器74LS42真值表三、數(shù)碼顯示器用以顯示數(shù)字和字符的電子器件稱為數(shù)碼顯示器，最常用的為七段數(shù)碼顯示器，如圖所示。它把要顯示的十進制數(shù)碼分成七段，因此稱為七段數(shù)碼顯示器，俗稱數(shù)碼管。136七段半導(dǎo)體數(shù)碼顯示器a)筆畫圖b)七段顯示數(shù)值外形相同的數(shù)碼管，由于其內(nèi)部七段發(fā)光二極管的連接方式不同，分共陽極和共陰極兩種接法，如圖所示。137數(shù)碼管的兩種接法a)共陽極b)共陰極有些數(shù)碼管還在右下角增加了一個小數(shù)點，成為字形的第8段，例如BS202數(shù)碼管，其實物圖及引腳排列如圖所示。138BS202數(shù)碼管a)實物圖b)引腳排列四、顯示譯碼器顯示譯碼器的作用是將輸入端的8421二—十進制代碼譯成數(shù)碼管的字段信號，以驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進制數(shù)碼?，F(xiàn)以CC4511為例說明其應(yīng)用方法。CC4511是高電平輸出的七段顯示譯碼器，驅(qū)動共陰極接法的數(shù)碼管。其實物圖和引腳排列如圖所示。139140CC4511七段顯示譯碼器a)實物圖b)引腳排列CC4511七段顯示譯碼器的各引腳功能說明如下：A、B、C、D——8421BCD碼輸入端a、b、c、d、e、f、g——譯碼輸出端，高電平有效，用來驅(qū)動共陰極VD數(shù)碼管。

——測試輸入端（俗稱試燈輸入端），

=0時，譯碼輸出全為1，顯示字形“日”。

——消隱輸入端（俗稱滅燈輸入端），

=0時，譯碼輸出全為0，無顯示。LE——鎖定端，LE=1時，譯碼器處于鎖定（保持）狀態(tài)，譯碼輸出保持在LE=0時的數(shù)值，LE=0時正常譯碼。141表所列為CC4511七段顯譯碼器的功能表。142CC4511七段顯示譯碼器的功能表143CC4511七段顯示譯碼器的功能表§2—5數(shù)據(jù)選擇器和分配器144大家都了解信件的收發(fā)過程：郵局在把郵件收齊后，會先按大范圍地址進行傳送，然后再由郵遞員按具體地址分送到收信人手中，如圖所示。145郵件的傳送在數(shù)字系統(tǒng)中，信息的收集、傳送和分發(fā)的過程與郵局收送信件有相似之處，為了減少傳輸線，提高傳輸效率，經(jīng)常采用總線技術(shù)，即在同一條傳輸線上對多路數(shù)據(jù)進行接收或傳送，為了實現(xiàn)這種邏輯功能，就要用到數(shù)據(jù)選擇器和數(shù)據(jù)分配器。其數(shù)據(jù)傳送如圖所示。146數(shù)據(jù)的傳送一、數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱多路調(diào)制器或多路選擇開關(guān)，其功能是在選擇輸入（又稱地址輸入）信號的作用下，能從多路輸入數(shù)據(jù)中選擇其中一路并將其傳送至公共輸出端。其功能相當于多個輸入的單刀多擲開關(guān)，如圖所示。數(shù)據(jù)選擇器是目前邏輯設(shè)計中應(yīng)用十分廣泛的邏輯部件，常用的有2選1、4選1、8選1、16選1等。147數(shù)據(jù)選擇器1.4選1數(shù)據(jù)選擇器4選1數(shù)據(jù)選擇器74LS153的實物圖和引腳排列如圖所示，功能表見表。14874LS1534選1數(shù)據(jù)選擇器a)外形圖b)引腳排列14974LS153數(shù)據(jù)選擇器的功能表（1）當使能端

=1時，禁止選擇，無輸出。（2）當使能端

=0時，正常工作，根據(jù)地址輸入碼A1、A0的狀態(tài)，將相應(yīng)數(shù)據(jù)送到輸出端。2.8選1數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器74LS151的實物圖和引腳排列，如圖所示，功能表見表。15074LS1518選1數(shù)據(jù)選擇器a)外形圖b)引腳排列15174LS151數(shù)據(jù)選擇器的功能表3.數(shù)據(jù)選擇器的擴展利用使能端

可以擴展數(shù)據(jù)選擇器功能。4.用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)多路數(shù)據(jù)選擇器不僅可以用來作為數(shù)據(jù)傳輸時的數(shù)據(jù)選擇開關(guān)，而且還可以用來實現(xiàn)邏輯函數(shù)。152兩片74LS151組成的16選1數(shù)據(jù)選擇器的邏輯圖二、數(shù)據(jù)分配器數(shù)據(jù)分配器又稱多路解調(diào)器或反向多路開關(guān)。其功能與數(shù)據(jù)選擇器相反，它是根據(jù)地址選擇信號將一路輸入數(shù)據(jù)傳送到多路設(shè)備的某一輸出端，功能相當于多個輸出的單刀多擲開關(guān)，如圖所示。153數(shù)據(jù)分配器示意圖15474LS139譯碼器a)實物圖b)引腳排列數(shù)據(jù)分配器實質(zhì)上就是譯碼器，兩者只不過是使用角度不同而已。下面用2線—4線譯碼器74LS139來構(gòu)建一個雙2線—4線數(shù)據(jù)分配器。74LS139譯碼器實物圖和引腳排列如圖所示，功能表見表。15574LS139功能表§2—6

加法器156在數(shù)字系統(tǒng)中，除邏輯運算外，還經(jīng)常要進行二進制數(shù)之間的算術(shù)運算，二進制算術(shù)運算中的乘、除和減法運算均可利用加法運算來實現(xiàn)。因此，加法器是數(shù)字系統(tǒng)中最基本的運算單元。一、半加器一位二進制數(shù)的加法運算如下：157上列算式為只有兩個一位二進制數(shù)相加而無低位進位的加法，稱為“半加”，能夠?qū)崿F(xiàn)半加功能的邏輯電路稱為半加器。半加器的真值表見表。158半加器真值表由半加器真值表可得邏輯表達式：由邏輯表達式可以畫出用與非門組成的半加器邏輯圖，如圖a所示，邏輯符號如圖b所示。159用與非門組成的半加器a)邏輯圖b)邏輯符號二、全加器在兩個一位二進制數(shù)相加的同時，還要加上低位送來的進位，稱為“全加”，能夠?qū)崿F(xiàn)全加運算的邏輯電路稱為全加器。全加器的真值表見表，邏輯符號見圖所示。160全加器的真值表三、多位加法器兩個多位二進制數(shù)相加時要考慮進位，進位的方式有串行進位和超前進位兩種。1.串行進位加法器圖所示為四位串行進位加法器邏輯圖。串行進位加法器結(jié)構(gòu)簡單，但進位信號逐次向高位傳送，級數(shù)越多累加的延遲時間越長，所以運行速度較慢，為了提高速度，可以采用超前進位加法器。161162四個2位全加器構(gòu)成的二進制加法器2.超前進位加法器超前進位加法器是在加法運算過程中，將各級進位信號同時送到各位全加器的進位輸入端，從而大大提高了運算速度?，F(xiàn)在的集成加法器大多采用這種方法。74LS283是一種典型的四位超前進位集成加法器，其實物圖和引腳排列如圖所示。16374LS283加法器a)實物圖b)引腳排列為了擴展相加數(shù)的位數(shù)，可將74LS283級聯(lián)使用，如圖所示。16474LS283的級聯(lián)§2—7數(shù)值比較器165數(shù)值比較器是對兩個位數(shù)相同的二進制數(shù)A和B進行數(shù)值比較以判定其大小的電路，在數(shù)字控制系統(tǒng)和計算機中都有很多應(yīng)用。例如，計算機在工作過程中常會有多項任務(wù)同時請求處理，這時，計算機將根據(jù)中斷優(yōu)先判別電路發(fā)出的信號，決定是否中斷當前任務(wù)。數(shù)值比較器便是該判斷電路的核心器件，如圖所示。166中斷優(yōu)先判別電路框圖一、一位數(shù)值比較器當A和B都是一位數(shù)時，它們只有0或1兩種取值，由此可寫出一位數(shù)值比較器的真值表，見表。167一位數(shù)值比較器的真值表由表真值表可得邏輯表達式為：由上述邏輯表達式可畫出邏輯圖，如圖所示。168一位數(shù)值比較器的真值表二、多位集成數(shù)值比較器對于多位二進制數(shù)的比較，例如四位二進制數(shù)A3A2A1A0和B3B2B1B0的比較，必須從最高位開始。如果最高位A3>B3，則肯定A>B；如果A3=B3，再比較次高位A2和B2，依次類推。因此，隨著比較位的增加，電路也變得復(fù)雜得多。16974LS85是常用的四位二進制集成數(shù)值比較器，它有8個數(shù)碼輸入端、3個級聯(lián)輸入端和3個級聯(lián)輸出端，其實物圖、引腳排列和邏輯符號，如圖所示。17074LS85四位二進制數(shù)值比較器a)實物圖b)引腳排列c)邏輯符號四位數(shù)值比較器74LS85的真值表見表。171四位數(shù)值比較器74LS85的邏輯真值表172四位數(shù)值比較器74LS85的邏輯真值表173用兩片74LS85構(gòu)成的八位數(shù)值比較器第三章時序邏輯電路174§３—２ＪＫ觸發(fā)器§３—１ＲＳ觸發(fā)器§３—３Ｄ觸發(fā)器§３—４寄存器§３—５計數(shù)器學習目標1.了解時序邏輯電路的特點和基本組成。2.了解基本RS觸發(fā)器、同步RS觸發(fā)器的電路組成和邏輯功能。3.掌握JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器的邏輯功能。4.能識讀常用集成觸發(fā)器的引腳，具有應(yīng)用集成JK、D觸發(fā)器組裝電路的能力。5.掌握寄存器、計數(shù)器的功能和常見類型。6.能識讀常用寄存器、計數(shù)器集成電路的引腳，具有安裝寄存器和計數(shù)器應(yīng)用電路的能力。176圖所示為一種觸摸式燈開關(guān)，用手摸一下接觸點，開關(guān)接通，燈亮；再摸一下接觸點，開關(guān)斷開，燈滅。當手摸接觸點時，燈的狀態(tài)發(fā)生變化；而當手離開接觸點后，燈的狀態(tài)不會改變，可見該控制電路具有記憶功能。具有記憶功能的邏輯電路稱為時序邏輯電路，簡稱時序電路。時序電路以觸發(fā)器為基本單元構(gòu)成，常見的有計數(shù)器、寄存器、順序脈沖發(fā)生器等。177觸摸式電子開關(guān)圖所示為時序邏輯電路框圖，從圖中可以看出以下兩點：（1）時序邏輯電路是在組合邏輯電路的基礎(chǔ)上接入反饋回路構(gòu)成的（這種反饋回路至少有一條）；（2）在反饋回路中含有存儲單元。由于時序邏輯電路中接有存儲單元，所以電路的輸出狀態(tài)不僅與當時的輸入狀態(tài)有關(guān)，還與電路原先狀態(tài)（存儲單元中的信息）有關(guān)。178時序邏輯電路框圖§3—1

RS觸發(fā)器179具有記憶一位二進制數(shù)碼功能的邏輯部件統(tǒng)稱為觸發(fā)器，它是構(gòu)成時序邏輯電路的基本單元。本章介紹的觸發(fā)器都是指雙穩(wěn)態(tài)觸發(fā)器，它有兩個穩(wěn)定狀態(tài)，分別用來代表存儲的數(shù)碼是1還是0。它可以長期保持在某個穩(wěn)定狀態(tài)，即長期保存所存儲的信息。只有在外加觸發(fā)信號作用下，它才能從一個穩(wěn)態(tài)轉(zhuǎn)換到另一個穩(wěn)態(tài)。常用觸發(fā)器按邏輯功能分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和T′觸發(fā)器等。其中RS觸發(fā)器的結(jié)構(gòu)最為簡單，它也是構(gòu)成各種結(jié)構(gòu)復(fù)雜觸發(fā)器的基礎(chǔ)。180一、基本RS觸發(fā)器基本RS觸發(fā)器又稱直接復(fù)位—置位觸發(fā)器或RS鎖存器。1.電路組成圖所示是用兩個與非門交叉連接而成的基本RS觸發(fā)器。181基本RS觸發(fā)器a)邏輯電路b)邏輯符號2.邏輯功能在正常工作情況下，基本RS觸發(fā)器的兩個輸出端Q和

的狀態(tài)相反，通常規(guī)定Q端的狀態(tài)為觸發(fā)器的狀態(tài)。Q=1、

=0，稱為1態(tài)；Q=0、

=1，稱為0態(tài)。（1）

若觸發(fā)器原來處于0態(tài)，即Q=0、

=1，此時門G1的兩個輸入端

、

均為1，輸出Q=0，Q=0送到門G2的輸入端，使門G2的輸出

=1，觸發(fā)器保持0態(tài)不變。可見，觸發(fā)器未輸入低電平信號時，總是保持原來狀態(tài)不變，這就是觸發(fā)器的記憶功能。182（2）

由于

=0，門G1的輸出Q=1，因此門G2的兩個輸入

、Q均為1，則

=0，觸發(fā)器被置為1態(tài)，故稱

端為置1端或置位端。（3）

由于R=0，門G2的輸出

=1，因此門G1的兩個輸

入

均為1，則Q=0，觸發(fā)器被置為0態(tài)，故稱

端為置0端或復(fù)位端。（4）

顯然，在這種情況下，Q和

被迫同時為1，失去了原有的互補關(guān)系。183基本RS觸發(fā)器的邏輯功能可用表所列的特性來表示。表中Qn為觸發(fā)器的初態(tài)，即輸入信號作用前，觸發(fā)器Q端的狀態(tài)；Qn+1為觸發(fā)器的次態(tài)，即輸入信號作用后，觸發(fā)器Q端的狀態(tài)。“×”表示觸發(fā)器狀態(tài)不定。184基本RS觸發(fā)器的特性二、同步RS觸發(fā)器由于基本RS觸發(fā)器的狀態(tài)翻轉(zhuǎn)是受輸入信號直接控制的，因此其抗干擾能力較差，而在實際應(yīng)用中，常常要求觸發(fā)器在某控制脈沖到來時輸入信號才起作用。這個控制脈沖稱為時鐘脈沖，通常用CP表示。由時鐘脈沖控制的RS觸發(fā)器稱為同步RS觸發(fā)器，也稱鐘控RS觸發(fā)器。1851.電路組成同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上增加兩個與非門構(gòu)成的，如圖a所示。其中G1、G2組成基本RS觸發(fā)器，G3、G4構(gòu)成控制門，在時鐘脈沖CP控制下，將輸入端S、R的信號傳送到基本RS觸發(fā)器。186同步RS觸發(fā)器a)邏輯電路b)邏輯符號2.邏輯功能（1）無時鐘脈沖輸入時（CP=0），控制門G3、G4關(guān)閉，R、S輸入信號不起作用，觸發(fā)器保持原有狀態(tài)不變。（2）有時鐘脈沖輸入時（CP=1），控制門G3、G4打開，觸發(fā)器輸出狀態(tài)由輸入端R、S信號決定。1873.特性表同步RS觸發(fā)器的特性表見表。188同步RS觸發(fā)器的特性表4.邏輯表達式和特性方程由上表特性表可以寫出Qn+1的邏輯表達式為：由于R=1、S=1是不允許出現(xiàn)的，可以用邏輯式RS=0表示，上述邏輯表達式可以進一步簡化為：189因此，同步RS觸發(fā)器的邏輯表達式可表示為:上式也稱為特性方程或狀態(tài)方程，RS=0，稱為同步RS觸發(fā)器的約束條件，表示R、S不可同時為1。1905.狀態(tài)圖觸發(fā)器的轉(zhuǎn)換規(guī)律還可以用圖形的方式來形象地表示，其圖形稱為狀態(tài)轉(zhuǎn)換圖，簡稱狀態(tài)圖。同步RS觸發(fā)器的狀態(tài)圖如圖所示。191同步RS觸發(fā)器的狀態(tài)圖三、邊沿觸發(fā)RS觸發(fā)器同步RS觸發(fā)器采用電平觸發(fā)方式，即在CP=1期間，輸入信號起作用。但如果有干擾脈沖在此期間竄入，也會使觸發(fā)器發(fā)生翻轉(zhuǎn)，導(dǎo)致邏輯錯誤。利用邊沿觸發(fā)器可以解決這一問題。時鐘脈沖信號如圖所示，一個時鐘脈沖可以分為低電平、高電平兩個時段，以及上升沿、下降沿兩個脈沖跳變的時刻。192時鐘脈沖信號上升沿觸發(fā)RS觸發(fā)器只在時鐘脈沖CP上升沿時刻根據(jù)輸入信號翻轉(zhuǎn)，如圖所示；下降沿觸發(fā)RS觸發(fā)器只在時鐘脈沖CP下降沿時刻根據(jù)輸入信號翻轉(zhuǎn)，如圖所示，這樣就可以有效地克服干擾信號引起的誤翻轉(zhuǎn)（空翻），從而保證一個CP周期內(nèi)觸發(fā)器只動作一次。193上升沿觸發(fā)RS觸發(fā)器波形下降沿觸發(fā)RS觸發(fā)器波形采用不同觸發(fā)方式的RS觸發(fā)器邏輯符號見表，符號中的小三角表示邊沿觸發(fā)，小三角外無圓圈表示上升沿觸發(fā)，小三角外有圓圈表示下降沿觸發(fā)。194RS觸發(fā)器的邏輯符號§3—2

JK觸發(fā)器195RS觸發(fā)器在R=S=1時會出現(xiàn)不確定的輸出狀態(tài)，即R、S之間存在著約束關(guān)系，為了克服RS觸發(fā)器的缺陷，提高觸發(fā)器的使用性能，在RS觸發(fā)器的基礎(chǔ)上又發(fā)展了幾種不同邏輯功能的觸發(fā)器，其中JK觸發(fā)器是一種功能最全、實用性最強的觸發(fā)器。196JK觸發(fā)器的邏輯符號如圖所示。符號中J、K是決定觸發(fā)器狀態(tài)的信號輸入端，又稱激勵端。CP是時鐘脈沖的輸入端。197JK觸發(fā)器邏輯符號a)上升沿觸發(fā)b)下降沿觸發(fā)74LS112是一種常用的觸發(fā)器，其實物圖和引腳排列如圖所示。由74LS112的引腳功能可以看出，其內(nèi)部集成了兩個JK觸發(fā)器。19874LS112雙JK觸發(fā)器a)實物圖b)引腳功能一、JK觸發(fā)器的邏輯功能JK觸發(fā)器的特性表見表，特性簡表見表。199JK觸發(fā)器特性表200JK觸發(fā)器特性簡表由JK觸發(fā)器的特性可以寫出其特性方程為：JK觸發(fā)器的狀態(tài)圖如圖所示。201JK觸發(fā)器狀態(tài)圖二、用JK觸發(fā)器構(gòu)成T觸發(fā)器將JK觸發(fā)器的輸入端J、K連接在一起，作為輸入端T，這就構(gòu)成了T觸發(fā)器，如圖所示。顯然，當T=0，即J=K=0時，即使有時鐘脈沖的到來，觸發(fā)器狀態(tài)也保持不變；當T=1，即J=K=1時，每到來一個CP脈沖，觸發(fā)器狀態(tài)就改變一次。T觸發(fā)器也稱受控反轉(zhuǎn)型觸發(fā)器。202用JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器三、用JK觸發(fā)器構(gòu)成T′觸發(fā)器將JK觸發(fā)器的輸入端J、K都接1，如圖所示，就可以得到T′觸發(fā)器。將J=K=1代入JK觸發(fā)器的特性方程，可得T′觸發(fā)器的特性方程為：在T′觸發(fā)器的CP端每來一個CP脈沖信號，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱為翻轉(zhuǎn)觸發(fā)器，也稱計數(shù)型觸發(fā)器，其廣泛應(yīng)用于計數(shù)電路中。203a)用JK觸發(fā)器構(gòu)成T′觸發(fā)器b)波形圖§3—3

D觸發(fā)器204D觸發(fā)器也是常用的觸發(fā)器品種之一，其具有結(jié)構(gòu)簡單、工作可靠、使用方便等特點，應(yīng)用十分廣泛。D觸發(fā)器的邏輯符號如圖所示。205D觸發(fā)器的邏輯符號a)上升沿觸發(fā)b)下降沿觸發(fā)CC4013為雙上升沿D觸發(fā)器，且每組都有獨立的置位（置1）和復(fù)位（置0）功能。其實物圖和引腳排列如圖所示。206CC4013雙D觸發(fā)器a)實物圖b)引腳排列一、D觸發(fā)器CC4013的功能1.異步置0和置1功能RD=1（SD=0）或SD=1（RD=0）時，無論D、CP端是何種狀態(tài)，Q、

端的狀態(tài)都如表所列。207RD、SD的置0、置1功能2.邏輯功能當RD=SD=0時，D、CP端的狀態(tài)與Q、

端的狀態(tài)關(guān)系見表。由表可知，當RD=SD=0時，在時鐘脈沖CP有效邊沿作用下，D觸發(fā)器狀態(tài)與CP作用之前輸入端D的狀態(tài)相同，其特性方程為：Qn+1=D208D觸發(fā)器的邏輯功能二、D觸發(fā)器和JK觸發(fā)器的相互轉(zhuǎn)換在實際應(yīng)用中，可以將已有的成品觸發(fā)器轉(zhuǎn)換為實際需要的實現(xiàn)另一種邏輯功能的觸發(fā)器，這就是觸發(fā)器的功能轉(zhuǎn)換。1.JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器JK觸發(fā)器的特性方程為：D觸發(fā)器的特性方程為：209要將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，則要求兩者的特性方程相等，即：當J=D，K=

時，上式即可成立。根據(jù)J、K與D的關(guān)系可得到JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器的電路，如圖所示。210JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器2.D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器要將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器，則有：D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器的電路，如圖所示。211D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器3.D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器如圖所示，將D觸發(fā)器的

端與D端相連接，有

，可以看出，觸發(fā)器的次態(tài)是原來狀態(tài)的取反，即每一次CP作用后觸發(fā)器的狀態(tài)都會翻轉(zhuǎn)，這樣就構(gòu)成了T′觸發(fā)器。212用D觸發(fā)器構(gòu)成T′觸發(fā)器a)電路圖b)波形圖§3—4

寄存器213如圖所示，使用計算器進行3+5的運算，當通過按鍵輸入數(shù)字3后，顯示屏顯示3，然后輸入+號，數(shù)字3仍然存在，輸入5后，3便消失了，但前面輸入的數(shù)字3信息并未消失，而是被“寄存器”存儲起來了，以便做加法運算時使用。在各種數(shù)字系統(tǒng)中，寄存器幾乎無所不在，因為任何數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)先寄存起來，以便隨時取用。寄存器有數(shù)碼寄存器和移位寄存器兩種類型。214計算器做加法運算一、數(shù)碼寄存器數(shù)碼寄存器是一種最簡單的寄存器，它只具有接收數(shù)碼和清除原有數(shù)碼的功能。圖所示為由4個D觸發(fā)器組成的4位數(shù)碼寄存器。由于該寄存器被存數(shù)碼同時從各觸發(fā)器的D端輸入，又同時從各Q端輸出，故又被稱為并行輸入、并行輸出（簡稱并入/并出）數(shù)碼寄存器。215216四位數(shù)碼寄存器二、移位寄存器1.單向移位寄存器移位寄存器除了具有寄存數(shù)碼的功能外，還具有數(shù)碼移位的功能。單向移位寄存器可以實現(xiàn)存儲數(shù)碼的單向移位。217四位右移寄存器圖所示為四位右移寄存器各觸發(fā)器輸出端的工作波形圖。218四位右移寄存器各觸發(fā)器輸出端工作波形圖2.雙向移位寄存器從實用的角度出發(fā)，移位寄存器大多都設(shè)計成帶移位控制端的雙向移位寄存器，即在移位控制信號的作用下，電路既可以實現(xiàn)右移，又可以實現(xiàn)左移。雙向移位寄存器74LS194的實物圖、引腳排列和邏輯符號，如圖所示。219雙向移位寄存器74LS194a)實物圖b)引腳排列c)邏輯符號雙向移位寄存器74LS194的邏輯功能見表。220雙向移位寄存器74LS194的邏輯功能表三、移位寄存器的應(yīng)用移位寄存器應(yīng)用很廣，可做同步并行移位寄存，也可串行左移、右移；可把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，也可把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。移位寄存器還可用于算術(shù)運算，將數(shù)碼高移（右移）一位相當于乘以2，低移（左移）一位相當于除以2。順序脈沖分配器是移位寄存器的典型應(yīng)用之一。22174LS194構(gòu)成順序脈沖分配器由圖所示波形可知，該電路可由各個輸出端輸出在時間上有先后順序的脈沖，所以稱為順序脈沖分配器。222順序脈沖分配器波形圖§3—5

計數(shù)器223廣義地講，計數(shù)器就是能夠?qū)崿F(xiàn)計數(shù)功能的器件，例如水表、電表、里程表、溫度計、點鈔機等都可看作是計數(shù)器，如圖所示。224計數(shù)器的應(yīng)用a)里程表b)點鈔機c)可逆計數(shù)器d)智能測速儀在數(shù)字系統(tǒng)中，把用來統(tǒng)計和存儲輸入CP脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器不僅用于計數(shù)，也可用于定時、分頻等，是數(shù)字儀表、程序控制、計算機等眾多數(shù)字設(shè)備不可缺少的組成部分。按計數(shù)進位數(shù)制不同，計數(shù)器可分為二進制計數(shù)器、十進制計數(shù)器；按計數(shù)的增減趨勢不同，計數(shù)器可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；按計數(shù)器中觸發(fā)器的翻轉(zhuǎn)是否同步，計數(shù)器可分為同步計數(shù)器和異步計數(shù)器。225一、二進制計數(shù)器在時鐘脈沖作用下，各觸發(fā)器的狀態(tài)翻轉(zhuǎn)按二進制數(shù)碼規(guī)律計數(shù)的邏輯電路稱為二進制計數(shù)器。1.異步加法計數(shù)器每輸入一個脈沖，就進行一次加1運算的計數(shù)器稱為加法計數(shù)器，也稱遞增計數(shù)器。226用JK觸發(fā)器構(gòu)成的四位二進制異步加法計數(shù)器由表可畫出計數(shù)器的狀態(tài)圖和波形圖，分別如圖所示。227四位二進制異步加法計數(shù)器狀態(tài)表228四位二進制加法計數(shù)器波形圖四位二進制加法計數(shù)器狀態(tài)圖2.同步加法計數(shù)器為了提高計數(shù)速度，將計數(shù)脈沖輸入端與多個觸發(fā)器的C1端相連，在計數(shù)脈沖的作用下，所有應(yīng)翻轉(zhuǎn)的觸發(fā)器可以同時動作，這種結(jié)構(gòu)的計數(shù)器稱為同步計數(shù)器，也稱并行計數(shù)器。圖所示是由4個JK觸發(fā)器和2個與門組成的四位二進制同步加法計數(shù)器。由圖可知，各個觸發(fā)器的輸入信號為：229230用4個JK觸發(fā)器和2個與門組成的四位二進制同步加法計數(shù)器3.異步減法計數(shù)器圖所示為用4個JK觸發(fā)器構(gòu)成的四位二進制減法計數(shù)器，電路接法與異步加法計數(shù)器相似，不同之處在于加法計算器是將低位觸發(fā)器的Q接高位觸發(fā)器的C1端，而減法計數(shù)器則是將低位觸發(fā)器的

端接高位觸發(fā)器的C1端。231用4個JK觸發(fā)器構(gòu)成的四位二進制異步減法計數(shù)器四位二進制減法計數(shù)器的狀態(tài)表見表。232四位二進制減法計數(shù)器狀態(tài)表二、十進制計數(shù)器十進制是人們熟悉和習慣使用的計數(shù)方式，所以十進制計數(shù)器的應(yīng)用十分廣泛。十進制有0～9十個數(shù)碼，最常用的8421BCD碼是取四位二進制編碼表示16個狀態(tài)。前10個狀態(tài)0000～1001表示0～9十個數(shù)碼，其余6種狀態(tài)為無效狀態(tài)。當計數(shù)器級數(shù)到第9個脈沖后，若再來一個脈沖，計數(shù)器的狀態(tài)必須由1001變到0000，完成一個循環(huán)變化。十進制加法計數(shù)器的狀態(tài)圖，如圖所示。233十進制加法計數(shù)器狀態(tài)圖三、任意進制（N進制）計數(shù)器盡管計數(shù)器品種很多，但不可能任意進制的計數(shù)器都有相應(yīng)的集成電路。常見的集成計數(shù)器產(chǎn)品都是二進制或十進制計數(shù)器，利用不同的集成計數(shù)器可以通過外加電路構(gòu)成任意進制計數(shù)器，方法主要有兩種：反饋法和級聯(lián)法。2341.反饋法（1）反饋清零法反饋清零法適用于有清零輸入端的集成計數(shù)器。（2）反饋置數(shù)法反饋置數(shù)法適用于有預(yù)置數(shù)功能的集成計數(shù)器，可方便實現(xiàn)非零起始的計數(shù)循環(huán)。2.級聯(lián)法為了得到計數(shù)容量較大的計數(shù)器，可以將兩個以上的計數(shù)器串聯(lián)起來。235第四章脈沖波形的產(chǎn)生與變換236§４—２多諧振蕩器§４—１５５５時基電路§４—３單穩(wěn)態(tài)觸發(fā)器§４—４施密特觸發(fā)器§４—５用門電路構(gòu)成的脈沖信號電路學習目標1.了解時序邏輯電路的特點和基本組成。1.了解脈沖波形的特點和主要參數(shù)。2.熟悉555時基電路的邏輯功能，會用555時基電路構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器。3.了解集成單穩(wěn)態(tài)觸發(fā)器、集成施密特觸發(fā)器的功能和使用方法。4.會用門電路構(gòu)成多諧振蕩器和石英晶體振蕩器。238矩形波是數(shù)字系統(tǒng)中的主要工作波形，是脈沖信號的一種。所謂脈沖信號是指短暫時間內(nèi)幅度發(fā)生突變的電壓或電流。除矩形波外，常用的還有鋸齒波、三角波、積分波、微分波、梯形波等，它們也都是脈沖信號，如圖所示。239常見的脈沖波形a)矩形波b)鋸齒波c)三角波d)積分波e)微分波f)梯形波為了對矩形波做出定量描述，通常采用如圖所示的幾個主要參數(shù)。脈沖幅度Um表示脈沖電壓的最大值。脈沖周期T表示周期性變化的脈沖序列中，兩個相鄰脈沖之間的時間間隔。脈沖寬度tw表示脈沖波形從上升到0.5Um開始繼續(xù)上升再下降到0.5Um處的時間間隔。240脈沖波形主要參數(shù)上升時間tr表示脈沖前延從0.1Um上升到0.9Um所需要的時間。其值越小，表示脈沖上升越快，波形質(zhì)量越好。下降時間tf表示脈沖后延從0.90Um下降到0.1Um所需要的時間。其值越小，表示脈沖下降越快，波形質(zhì)量越好。占空比D=tw/T表示在一個脈沖周期內(nèi)，脈沖寬度所占比例。雖然各種脈沖波形的形狀不同，但是表征其特性的主要參數(shù)是一致的。矩形脈沖可以由脈沖發(fā)生器直接產(chǎn)生，也可以由其他非矩形波經(jīng)過整形、變換而來。利用555時基電路，外接適當?shù)淖枞菰梢詷?gòu)成多種脈沖信號電路；利用基本門電路也可以構(gòu)成脈沖信號電路。此外，還有多種集成脈沖發(fā)生器，使用更為方便。241§4—1

555時基電路242555時基電路是一種將模擬電路和數(shù)字電路巧妙結(jié)合在一起的中規(guī)模集成電路，因其內(nèi)部有3個阻值均為5kΩ的電阻串接成分壓器，又因其常在波形產(chǎn)生與變換等應(yīng)用電路中起定時作用，故稱555時基電路，或稱555定時器。NE555時基電路的實物圖和引腳排列如圖所示，引腳功能見表。243555時基電路外形及引腳排列a)實物圖b)引腳排列244555時基電路的引腳功能一、電路組成555時基電路的內(nèi)部結(jié)構(gòu)如圖所示。由圖可見，555時基電路主要由以下幾部分組成：245555時基電路內(nèi)部結(jié)構(gòu)1.電阻分壓器由3個5kΩ的電阻串聯(lián)而成，可為兩個電壓比較器提供基準電壓。2.電壓比較器兩個電壓比較器由集成運算放大器構(gòu)成。3.基本RS觸發(fā)器基本RS觸發(fā)器由兩個與非門構(gòu)成。4.放電管放電管VT是集電極開路三極管，當輸出為0時，VT導(dǎo)通；當輸出為1時，VT截止。5.緩沖器緩沖器由反相器構(gòu)成，用于提高電路的帶負載能力。246二、邏輯功能1.直接復(fù)位功能只要

端加低電平，輸出即為0，實現(xiàn)直接復(fù)位。2.復(fù)位功能當6腳

基本RS觸發(fā)器被置0，輸出為0，實現(xiàn)復(fù)位功能。2473.置位功能當

基本RS觸發(fā)器被置1，輸出為1，實現(xiàn)置位功能。若

基本RS觸發(fā)器Q=

—=1，輸出為1，實現(xiàn)置位功能。4.保持功能當

基本RS觸發(fā)器狀態(tài)保持不變，放電管和輸出狀態(tài)也保持不變，實現(xiàn)保持功能。248由以上分析可知，555時基電路可實現(xiàn)直接復(fù)位、復(fù)位、置位、保持4種功能。249555時基電路的邏輯功能表三、器件類型555時基電路有TTL型和CMOS型兩類。TTL型單時基電路國產(chǎn)型號有5G555、FX555等，國外型號有NE555、SE555、MC555等。CMOS型單時基電路國產(chǎn)型號有CC555、CH555T、A555等。555雙時基電路是在同一塊芯片上制作有兩個555時基電路。TTL型雙時基電路的型號一般是后三位用數(shù)字556表示，如SE556、RC556等；CMOS型雙時基電路的型號一般是后四位用數(shù)字7556表示，如CC7556、ICM7556等，雙時基電路的實物圖和引腳排列，如圖所示。250251雙時基電路實物圖和引腳排列a)實物圖b)引腳排列不同公司生產(chǎn)的TTL和CMOS兩種類型的555時基電路一般其內(nèi)部結(jié)構(gòu)、引腳排列、邏輯功能等都是基本相同的，只是由于內(nèi)部所用三極管不同，兩種類型的555時基電路的工作電壓和工作電流會有所區(qū)別，其比較見表。252TTL和CMOS時基電路的比較§4—2

多諧振蕩器253多諧振蕩器是一種常用的脈沖波形發(fā)生器，在接通電源后，它不需要外加信號就能產(chǎn)生一定頻率和幅度的矩形波。因該矩形波中含有多種諧波成分，故稱多諧振蕩器。它是一種無穩(wěn)態(tài)電路，只有兩個暫穩(wěn)態(tài)，電路在通電后就在這兩個暫穩(wěn)態(tài)之間來回轉(zhuǎn)換。254一、用555時基電路構(gòu)成的多諧振蕩器1.電路組成該多諧振蕩器的電路如圖所示。255用555時基電路構(gòu)成的多諧振蕩器a)電路圖b)工作波形c)實測波形2.工作過程剛接通電源瞬間，電容C兩端電壓uC=0，因為uC<

，所以555時基電路實現(xiàn)置位功能，輸出uo為高電平，內(nèi)部放電管截止。VCC通過R1、R2對電容C充電，使uC按指數(shù)規(guī)律上升。當uC上升到

VCC時，電路狀態(tài)翻轉(zhuǎn)，輸出低電平，電容C通過內(nèi)部放電管放電，uC隨之下降；當下降到

VCC時，電路又實現(xiàn)置位功能。如此反復(fù)循環(huán)，輸出矩形脈沖，其工作波形如圖b所示。2563.振蕩周期當電容C充電時，電路處于第一暫穩(wěn)態(tài)，持續(xù)時間為tw1；電容C放電時，電路處于第二暫穩(wěn)態(tài)，持續(xù)時間為tw2；電路一旦起振后，電壓uC便總在

之間變化，由理論推導(dǎo)持續(xù)時間可得：該電路振蕩周期的大小為：顯然，改變R1、R2和C，即可改變振蕩頻率。也可在電壓控制端5腳外接電壓，通過改變觸發(fā)電平，從而改變振蕩頻率。257二、占空比可調(diào)的多諧振蕩器占空比是指脈沖寬度與脈沖周期之比，在圖所示電路中，設(shè)占空比為D，則有：顯然，該電路輸出的脈沖波形不僅難以對稱，而且占空比D也無法調(diào)節(jié)。258259占空比可調(diào)的振蕩器該電路利用二極管的單向?qū)щ娦裕央娙軨的充放電回路隔離開來，同時還增加了一個電位器RP。運用與上面相同的分析方法，可得持續(xù)時間為：占空比為：只要調(diào)節(jié)電位器RP，即可方便地調(diào)節(jié)占空比D。260三、占空比與頻率均可調(diào)的多諧振蕩器該多諧振蕩器的電路，如圖所示。261占空比與頻率均可調(diào)的多諧振蕩器§4—3

單穩(wěn)態(tài)觸發(fā)器262許多建筑物樓梯過道的照明燈都采用觸摸式延時開關(guān)，當用手觸摸開關(guān)時，照明燈點亮，持續(xù)一段時間后燈自動熄滅，利用單穩(wěn)態(tài)觸發(fā)器可以實現(xiàn)這一控制功能。單穩(wěn)態(tài)觸發(fā)器是指有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)的波形變換電路。該電路在外加觸發(fā)電路的作用下，能夠產(chǎn)生一定寬度和幅度的矩形脈沖信號，但這只是一個暫時的穩(wěn)定狀態(tài)，經(jīng)過一段時間又能自動返回穩(wěn)態(tài)。263一、用555時基電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器1.電路組成該單穩(wěn)態(tài)觸發(fā)器的電路如圖a所示，圖中R、C為定時元件，輸出觸發(fā)信號加在2腳

。264555時基電路構(gòu)成的單穩(wěn)態(tài)電路a)電路圖b)工作波形圖2.工作過程（1）穩(wěn)態(tài)無觸發(fā)信號時，相當于2腳

輸入高電平。（2）觸發(fā)進入暫穩(wěn)態(tài)當輸入觸發(fā)脈沖ui下降沿到來時，由于ui

，電路狀態(tài)翻轉(zhuǎn)，輸出高電平，內(nèi)部放電管截止，電路處于暫穩(wěn)態(tài)。（3）自動返回穩(wěn)態(tài)在暫穩(wěn)態(tài)期間，VCC通過R對電容C充電。但電容電壓上升到

時，電路又自動返回到觸發(fā)前的穩(wěn)態(tài)。265二、集成單穩(wěn)態(tài)觸發(fā)器集成單穩(wěn)態(tài)觸發(fā)器有TTL和CMOS兩種類型，按其觸發(fā)方式不同，可分為不可重復(fù)觸發(fā)型和