數(shù)字電子技術(shù)（山東工商學(xué)院）智慧樹知到課后章節(jié)答案2023年下山東工商學(xué)院

數(shù)字電子技術(shù)（山東工商學(xué)院）智慧樹知到課后章節(jié)答案2023年下山東工商學(xué)院山東工商學(xué)院

第一章測試

工作信號是模擬信號的電路稱為數(shù)字電路。

A:錯B:對

答案:錯

將二進制數(shù)轉(zhuǎn)換成十進制數(shù)。（1100100）二進制=（

）十進制

A:196B:98

C:94D:100

答案:100

將十六進制數(shù)轉(zhuǎn)換成二進制數(shù)。（CD）十六進制=（

）二進制

A:10111110B:11001101C:11001110D:10111101

答案:11001101

二進制數(shù)減法運算，0110-0101=0001。

A:錯B:對

答案:對

邏輯代數(shù)有三個重要的運算規(guī)則，不是三規(guī)則的是（

）

A:對偶規(guī)則B:代入規(guī)則C:對等規(guī)則D:反演規(guī)則

答案:對等規(guī)則

=1

A:錯B:對

答案:對

已知真值表如右表所示，輸入變量A、B，輸出變量F；寫出與真值表對應(yīng)的邏輯函數(shù)表達式（

）ABF001011101110

A:

B:

C:

D:

答案:

;

化簡，

=（

）。

A:BA

B:BC:1D:C

答案:B

化簡

=（

）。

A:

B:C:

D:

答案:

第二章測試

組合邏輯電路的輸出不僅僅與此刻電路的輸入狀態(tài)有關(guān)，還與電路過去的狀態(tài)相關(guān)，電路中具有反饋環(huán)節(jié)，電路具有記憶存儲功能。

A:對B:錯

答案:錯

組合邏輯電路的設(shè)計步驟一般為（

）

A:根據(jù)邏輯表達式畫出邏輯電路圖B:將實際邏輯問題抽象成真值表C:選定門電路的類型和型號，按照門電路類型和型號變換邏輯表達式D:根據(jù)真值表寫邏輯表達式，并化成最簡式

答案:根據(jù)邏輯表達式畫出邏輯電路圖;將實際邏輯問題抽象成真值表;選定門電路的類型和型號，按照門電路類型和型號變換邏輯表達式;根據(jù)真值表寫邏輯表達式，并化成最簡式

優(yōu)先編碼器可同時輸入多個信號，但是只對優(yōu)先級別最高的輸入信號進行編碼并輸出

A:對B:錯

答案:對

普通編碼器要求任何時刻只能有一個輸入信號?，F(xiàn)有4個輸入信號X3，X2，X1，X0，需要2位二進制數(shù)A1，A0進行編碼。功能表如右表所示，寫出普通編碼器輸出變量邏輯表達式（

）。X3X2X1X0A1A0000100001001010010100011

A:A1=X3

B:A1=A0C:A1=X3+X2D:A0=X3+X1

答案:A1=X3+X2;A0=X3+X1

輸入是3位數(shù)的二進制譯碼器輸出8種狀態(tài)。

A:錯B:對

答案:對

譯碼器的應(yīng)用主要有地址分配、數(shù)據(jù)分配以及實現(xiàn)組合邏輯函數(shù)；右圖所示譯碼器電路，其實現(xiàn)的函數(shù)是（

）。

A:

B:

C:

D:

答案:

對于4選1數(shù)據(jù)選擇器，數(shù)據(jù)選擇線為A1A0二條線，輸入數(shù)據(jù)線為D0D1D2D3四條數(shù)據(jù)線；輸出Y的表達式如下：

當(dāng)A1A0=01，D0D1D2D3=0101時，Y=1

A:錯B:對

答案:對

74LS151是8選1數(shù)據(jù)選擇器，按右圖連接電路，輸出Y可以實現(xiàn)函數(shù)是（

）。

A:B:

C:

D:

答案:

串行進位加法器運算速度比先行進位加法器慢。

A:對B:錯

答案:對

競爭冒險現(xiàn)象是由于邏輯門電路傳輸延遲時間引起的。

A:對B:錯

答案:對

第三章測試

競爭冒險現(xiàn)象是由于邏輯門電路傳輸延遲時間引起的。

A:錯B:對

答案:對

按觸發(fā)方式的不同，可以將觸發(fā)器分為電平觸發(fā)、脈沖觸發(fā)和（）三種基本類型。

A:RS觸發(fā)器B:邊沿觸發(fā)C:JK觸發(fā)器D:D觸發(fā)器

答案:邊沿觸發(fā)

如圖所示是電平觸發(fā)的RS觸發(fā)器，只有在CP為高電平時，觸發(fā)器的輸出才可以按照輸入信號置成相應(yīng)的狀態(tài)。（

）

A:錯B:對

答案:對

如圖所示是電平觸發(fā)的RS觸發(fā)器，當(dāng)CP=1，輸入S=0、R=1時，功能特性是（

）。

A:置位B:保持C:不允許出現(xiàn)D:復(fù)位

答案:復(fù)位

如圖所示是脈沖觸發(fā)的觸發(fā)器，它是由兩個時鐘信號相反的電平觸發(fā)的觸發(fā)器組成。（

）

A:對B:錯

答案:對

如圖所示是脈沖觸發(fā)的觸發(fā)器，觸發(fā)器輸出狀態(tài)的變化發(fā)生在CP信號為（

）的時候。

A:上升沿B:低電平C:高電平D:下降沿

答案:下降沿

如圖所示是主從JK觸發(fā)器，J=K=1時，觸發(fā)器的功能特性是（

）。

A:置位B:翻轉(zhuǎn)C:保持D:復(fù)位

答案:翻轉(zhuǎn)

對于邊沿觸發(fā)的觸發(fā)器來說，其次態(tài)僅取決于CP信號為高電平或低電平期間輸入端的邏輯狀態(tài)。（）

A:錯B:對

答案:錯

抗干擾能力最強的觸發(fā)器是（）。

A:脈沖觸發(fā)的觸發(fā)器B:邊沿觸發(fā)的觸發(fā)器C:電平觸發(fā)的觸發(fā)器D:三種一樣

答案:邊沿觸發(fā)的觸發(fā)器

把JK觸發(fā)器的J、K端都接高電平，可以轉(zhuǎn)換為T'觸發(fā)器。（）

A:錯B:對

答案:對

第四章測試

數(shù)字電路分為組合邏輯電路和時序邏輯電路兩大類。在時序邏輯電路中，輸出由此刻的輸入和電路原來的狀態(tài)共同決定。（）

A:錯B:對

答案:對

時序電路的邏輯功能可以用（）來描述。

A:輸出方程B:驅(qū)動方程C:狀態(tài)方程

答案:輸出方程;驅(qū)動方程;狀態(tài)方程

如圖所示的電路屬于（

）。

A:異步時序邏輯電路B:組合邏輯電路C:同步時序邏輯電路

答案:異步時序邏輯電路

74LS373的輸入信號被鎖存是發(fā)生在LE為（

）時。

A:低電壓B:高電平C:高電壓D:低電平

答案:低電平

移位寄存器具有（）功能

A:數(shù)據(jù)并入并出B:寄存C:數(shù)據(jù)串入并出D:譯碼

答案:數(shù)據(jù)并入并出;寄存;數(shù)據(jù)串入并出

74LS163是（）進制的加法計數(shù)器。

A:八進制B:十進制C:十六進制

答案:十六進制

74LS160的清零端是（

）控制方式。

A:同步B:異步C:先同步后異步D:先異步后同步

答案:異步

使用清零法用74LS163實現(xiàn)十進制計數(shù)，應(yīng)在計數(shù)狀態(tài)到（）時，等下一個脈沖到來后清零。

A:1010B:1011C:1001

答案:1001

使用清零法用74LS160實現(xiàn)八進制計數(shù)，應(yīng)在計數(shù)狀態(tài)到（）時清零。

A:0111B:1000C:1001

答案:1000

最少可以用（）片74LS160連接成百進制的計數(shù)器。

A:3B:2C:4

答案:2

從狀態(tài)圖中可以看出電路共有4個狀態(tài)，那么就要選用（

）個觸發(fā)器。

A:2B:1C:4D:3

答案:2

用JK觸發(fā)器構(gòu)成異步五進制加法計數(shù)器，需要4個觸發(fā)器。

A:對B:錯

答案:錯

第五章測試

下列各電路，具有脈沖幅度鑒別作用的電路是（

）

A:施密特觸發(fā)器B:單穩(wěn)態(tài)觸發(fā)器

C:雙穩(wěn)態(tài)觸發(fā)器D:多諧振蕩器

答案:施密特觸發(fā)器

由555定時器構(gòu)成的施密特觸發(fā)器,改變控制電壓VCO時,則(

)

A:改變回差電壓ΔUTB:改變高電平UOH的數(shù)值C:改變輸出UO的幅值D:改變低電平UOL的數(shù)值

答案:改變回差電壓ΔUT

由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為VCC=＋6V，則當(dāng)暫穩(wěn)態(tài)結(jié)束時刻，定時電容C上的電壓uC為(

)。

A:2VB:0VC:4VD:6V

答案:4V

由555定時器構(gòu)成的多諧振蕩器如圖所示，其占空比的取值范圍為（）

A:1/2≤q≤1B:1/2<q<1C:1/2>q>1

D:0<q<1

答案:1/2<q<1

由555定時器構(gòu)成的多諧振蕩器，可降低頻率的方法是

(

)

A:降低電源電壓B:減小電阻或電容C:增大電阻或電容D:提高電源電壓

答案:增大電阻或電容

在DAC數(shù)模轉(zhuǎn)換電路中，數(shù)字量的位數(shù)越多，分辨輸出最小電壓的能力（

）

A:越強B:越弱C:越穩(wěn)定D:沒關(guān)系

答案:越強

在DAC數(shù)模轉(zhuǎn)換電路中，當(dāng)輸入數(shù)據(jù)全部為“1”時，輸出電壓（

）

A:等于0B:接近0

C:等于基準(zhǔn)電壓D:接近基準(zhǔn)電壓

答案:接近基準(zhǔn)電壓

ADC模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換過程通過（

）幾個步驟完成。

A:編碼B:保持

C:采樣D:量化

答案:編碼;保持

;采樣;量化

3位二進制并行比較型ADC轉(zhuǎn)換器量化電壓值為（）個基準(zhǔn)電壓。

A:2/15B:4/15C:1/15

D:3/15

答案:2/15

并行ADC轉(zhuǎn)換器的精度主要與（

）有關(guān)

A:量化電平的劃分B:電壓比較器的靈敏度C:參考電壓穩(wěn)定性D:電阻精度

答案:量化電平的劃分

第六章測試

請判斷以下哪個電路不是時序邏輯電路

A:計數(shù)器B:觸發(fā)器C:譯碼器D:寄存器

答案:譯碼器

屬于組合邏輯電路的部件是

A:計數(shù)器B:觸發(fā)器C:寄存器D:編碼器

答案:編碼器

組合邏輯電路

A:無記憶功能B:要根據(jù)電路確定C:有時有，有時沒有D:有記憶功能

答案:無記憶功能

晶振為32768Hz，通過CD4060十三分頻后可獲得

多少赫茲的脈沖輸出

A:8HzB:4HzC:2HzD:1Hz

答案:4Hz

74LS161利用“異步清零”反饋到/CR端實現(xiàn)十進制，與非門的兩個輸入端應(yīng)接74LS161的哪個輸出端

A:Q2Q1B:Q3Q1C:Q3Q2D:Q3Q0

答案:Q3Q1

基本邏輯運算有

A:或B:與非C:與D:非

答案