04章組合電路復習題

**4193**多項選擇題{3A13}11-188051.用門電路進展組合規(guī)律電路設(shè)計可能進展的步驟有( A．列真值表和寫出規(guī)律函數(shù)式B．規(guī)律函數(shù)化簡與轉(zhuǎn)換D．畫出規(guī)律圖ABD用中規(guī)模集成電路進展組合規(guī)律電路設(shè)計主要有()。A．電路功能全選用B．電路功能局部選用C．電路功能擴展使用ABCD組合規(guī)律電路在電路構(gòu)造上的特點是()。A．只含有門電路B．不含反響電路C．可以有觸發(fā)器ABD以下電路中，屬于組合規(guī)律電路的有( A．觸發(fā)器 B．編碼器C．數(shù)據(jù)選擇器 D．存放器BC以下電路中，不屬于組合規(guī)律電路的有( A．全加器 B．計數(shù)器C．數(shù)據(jù)選擇器 D．存放器BD對用門電路組成的組合電路進展分析可能進展的步驟有( )。從輸入動身逐級寫出各門電路的輸出表達式直至寫出規(guī)律函數(shù)的表達式C．列出各規(guī)律函數(shù)的真值表D．從真值表分析出相應的規(guī)律功能ABCD要設(shè)計一個兩位二進制數(shù)值比較器可能的方案有( A．用門電路來實現(xiàn)B．改用模擬電路C．用四位二進制數(shù)值比較器改接ACD對一個3線-8線譯碼器正確的表達是( 。它有3個主要輸入端．它有8個主要輸入端C．它是二進制譯碼器ACD對一個全加器正確的表達是( )。入端任意交換不影響電路的功能B．不作任何改動就可當作全減器使用C．對低位進位端接0就變成了半加器D．兩個輸出端可以交換AC 組合規(guī)律電路的特點有( A．具有“記憶”功能B．任何時刻的輸出，僅與當時的輸入狀態(tài)組合有關(guān)，與電路過去的狀態(tài)無關(guān)D．不具有“記憶”功能BD消退競爭-冒險現(xiàn)象的方法有:()等方法。A．接入濾波電容B．引入封鎖脈沖C．引入選通脈沖11.ABCD102{3A23}83-188161.在二進制譯碼器中，假設(shè)輸入有4位代碼，則輸出有( )信號。A．2個 B．4個C．8個 D．16個D用高電平為輸出有效的譯碼器實現(xiàn)組合規(guī)律電路時，還需要( )。D

A．與非門 或非門C．與門 D．或門用低電平為輸出有效的譯碼器實現(xiàn)組合規(guī)律電路時，還需要( 。A．與非門 B．或非門C．與門 D．或門A在以下電路中，只有( 規(guī)律電路。A．觸發(fā)器 B．計數(shù)器C．數(shù)據(jù)選擇器 D．存放器C在組合規(guī)律電路的常用設(shè)計方法中，可以用( 象的結(jié)果。A．真值表 B．狀態(tài)表C．狀態(tài)圖 D．特性方程A組合規(guī)律電路的競爭—冒險是由于( )引起的。A．電路不是最簡 B．電路有多個輸出C．電路中存在延遲 用不同的門電路C能實現(xiàn)從多個輸入端中選出一路作為輸出的電路稱為( A．觸發(fā)器 B．計數(shù)器C．數(shù)據(jù)選擇器 D．譯碼器C能完成兩個1位二進制數(shù)相加并考慮到低位來的進位的器件稱為( A．編碼器 B．譯碼器C．全加器 D．半加器C只考慮本位數(shù)而不考慮低位來的進位的加法稱為( A．全加 B．半加C．全減 D．半減B用來推斷電路全部輸入中“1”的個數(shù)奇偶性的電路稱為( A．觸發(fā)器 B．計數(shù)器C．數(shù)據(jù)選擇器 D．奇偶校驗器D用代碼代表特定信號或者將代碼賜予特定含義的過程稱為( A．譯碼 B．編碼C．數(shù)據(jù)選擇 D．奇偶校驗B把代碼的特定含義翻譯出來的過程稱為( A．譯碼 B．編碼C．數(shù)據(jù)選擇 D．奇偶校驗A如需要推斷兩個二進制數(shù)的大小或相等，可以使用( A．譯碼器 B．編碼器C．數(shù)據(jù)選擇器 D．數(shù)據(jù)比較器D半導體數(shù)碼管的每個顯示線段都是由( 成的。A．燈絲 B．發(fā)光二極管C．發(fā)光三極管 D．熔絲B在各種顯示器件中，( 最小的。A．熒光數(shù)碼管 B．半導體數(shù)碼管C．液晶顯示器 D．輝光數(shù)碼管C以下電路中屬于組合規(guī)律電路的有( 。A．全加器B．JK觸發(fā)器C．存放器D．計數(shù)器A以下電路中屬于組合規(guī)律電路的有( 。A．JK觸發(fā)器B．譯碼器C．存放器 D．計數(shù)器B從構(gòu)造看，組合規(guī)律電路由門電路構(gòu)成，不含( 也不含反響電路，信號從輸入開頭單向傳輸?shù)捷敵觥．脈沖電路C．電容D．電感A從構(gòu)造看，組合規(guī)律電路由門電路構(gòu)成，不含記憶電路，也不含( 信號從輸入開頭單向傳輸?shù)捷敵?。B．反響電路C．觸發(fā)器D．三態(tài)門B組合規(guī)律電路是指任何時刻電路的輸出由當時的( A．輸出C．輸入C用文字、符號或者數(shù)碼表示特定對象的過程，叫做()。A．譯碼B．輸入C．輸出D將十進制數(shù)的十個數(shù)字編成二進制代碼的過程叫( A．二進制編碼C．莫爾斯編碼(BCD編碼)D在幾個信號同時輸入時，只對優(yōu)先級別最高的進展編碼叫( A．優(yōu)先編碼B．ASCII編碼C．貝爾編碼A把代碼的特定含義翻譯出來的過程叫( A．編碼B．全譯碼C．譯碼C把代碼的特定含義翻譯出來的過程叫譯碼n位二進制譯碼器工作時只有( )個輸出有效。A．n-1C．nD．1D兩個1位二進制數(shù)相加叫做( A．半加B．全加D．逐位相加A兩個同位的加數(shù)以及來自低位的進位三者相加叫做( A．半加B．全加C．逐位相加B從假設(shè)干輸入數(shù)據(jù)中選擇一路作為輸出的電路叫( A．數(shù)據(jù)安排器B．編碼器D．譯碼器C當輸入信號轉(zhuǎn)變狀態(tài)時，輸出端可能消滅過渡干擾脈沖的現(xiàn)象叫( A．錯碼B．校驗錯C．競爭D當有兩個輸入信號同時轉(zhuǎn)變狀態(tài)的現(xiàn)象叫( A．錯碼B．校驗錯C．競爭C異或規(guī)律門完成的運算也稱為()。2加B．與或C．與非A將5個“1”異或起來得到的結(jié)果為( A．不定B．1C．０D．11111B將4個1異或的結(jié)果是( A．不定B．1C．０D．1111C假設(shè)A和B異或的結(jié)果是C，則A和C異或的結(jié)果為( A．AB．BC．CD．1B假設(shè)A和B異或的結(jié)果是C，則B和C異或的結(jié)果為( A．AB．BC．CD．1A(代碼。A．5C．3D．4

)位二進制D5變量輸入譯碼器，其譯碼輸出信號最多可有( A．3237.A

B．5C．31D．1038.4線—16線譯碼器的輸入,ABCD=1010Y15～Y0=()。A．0000000000100000B．0000010000000000C．0000000000001010D．1010000000000000B全加器與半器的區(qū)分是( )。A．全加器、半加器都要考慮低位來的進位B．半加器要考慮低位來的進位，全加器則不需要考慮C．全加器、半加器都不用考慮低位來的進位要考慮低位來的進位，半加器則不需要考慮D對于高電平是輸出有效電平的譯碼器，每個輸出都是對應輸入( A．最小項的非B．最大項C．最小項C用高電平是輸出有效電平的譯碼器實現(xiàn)組合規(guī)律電路時，還需要增加()。A．與門D．或門D對于低電平是輸出有效電平的譯碼器，每個輸出都是( A．對應的最小項B．對應的最大項C．對應最小項的非C用低電平是輸出有效電平的譯碼器實現(xiàn)組合規(guī)律電路時，還需要增加( A．非門B．與門C．或非門D當輸入變量中“1”的個數(shù)為奇數(shù)時，奇校驗器的輸出為( A．1B．０C．10D．不定A當輸入變量中“1”的個數(shù)為偶數(shù)時，奇校驗器的輸出為( A．1B．０D．01B能將二進制代碼轉(zhuǎn)變成原來的含義的電路稱為( A．譯碼器B．編碼器C．數(shù)據(jù)選擇器A優(yōu)先編碼器同時有兩個輸入信號時，是對( )的輸入信號編碼。A．高電平 B．低電平 C．優(yōu)先級別高 中C2—4線譯碼器有( )。A．2條輸入線，4條輸出線B．4條輸入線，2條輸出線C．4條輸入線，8條輸出線D．8條輸入線，2條輸出線A以下有關(guān)組合規(guī)律電路的特點，錯誤的選項是( A．電路中沒有記憶單元B．構(gòu)造上只能由門電路組成C．即存在輸入到輸出的通路又有從輸出到輸入的反響回路來狀態(tài)無關(guān)C為了提高運行速度，通常承受( )。A．串行進位加法器 行進位加法器C．串行－并行進位加法器 超前進位加法器D以下哪一些不是液晶顯示器的特點( 。A．響應速度快B．顯示不夠清楚 C．功耗微小 D．工作電壓低A能將輸入信號轉(zhuǎn)變成二進制代碼的電路稱為( A．數(shù)據(jù)選擇器B．譯碼器 C．編碼器 D．數(shù)據(jù)安排器C一般編碼器同時有兩個輸入信號時，將( )。A．對高電平信號編碼 號編碼C．隨機選取一個信號編碼 D．消滅編碼錯誤D2-4線譯碼器有( )。A．2條輸入線,4條輸出線 B．4條輸入線,2條輸出線C．4條輸入線,8條輸出線 D．8條輸入線,2條輸出線54.A55.半導體數(shù)碼顯示器的特點是()。A．工作電壓較高B．工作電流大C．亮度低55.BD．工作牢靠性差56.發(fā)光二極管可以簡稱為( )。A．LCD B．LED56.BC．ELDD．CLD57.消退競爭－冒險的方法，不正確的選項是()。A．選通法 B．增加冗余項法57.CC．加電阻法D．濾波法58.競爭－冒險的推斷方法是( )。A．幾何法 B．時序法C．函數(shù)法D．卡諾圖法58.D59.74LS152屬于的是()。

選1數(shù)據(jù)選擇器 4選1數(shù)據(jù)選擇器C．雙4選1數(shù)據(jù)選擇器 選1數(shù)據(jù)選擇器產(chǎn)生競爭－冒險現(xiàn)象的緣由是由于( )。A．管子過熱 擾C．溫度 D．信號在傳輸過程中的延遲D在組合規(guī)律電路上，設(shè)置附加的掌握，不行以( )。A．掌握電路的工作狀態(tài) 為輸入信號的選通信號C．作為輸出信號的選通信號 D．實現(xiàn)器件的擴展B對于一個16選1的數(shù)據(jù)選擇器，應有( 個地址輸入端。A．1 B．4 C．8 D．16B74LS151屬于( )數(shù)據(jù)選擇器。選1 選1 C．8選1 選1C以下有關(guān)組合規(guī)律電路的特點，表達不正確的選項是( )。A．有從輸入到輸出的通路 從輸出到輸入的反響回路C．電路中沒有記憶單元 能由門電路組成B000和111時,輸出Y為1,其他均為0.因此它是一種能夠推斷( )。A．輸入信號是否全都 B．輸出信號是否全都C．輸入信號是否為0 輸出信號是否為0A用兩片74LS85級聯(lián)可組成( )位的數(shù)值比較器。A．4 B．8 C．16 D．32B編碼器的輸出為( 。A．二進制代碼B．十進制代碼 C．ASCII碼 任意進制代碼A將0～9十個十進制數(shù)轉(zhuǎn)換為二進制代碼的電路，叫( )編碼器。A．4線－2線B．2線－4線 C．10線－4線 D．4線－10線C將4位BCD碼的十組代碼翻譯成0~9十個對應的輸出信號的電路,稱為( )譯碼器。A．2線－4線B．4線－2線C．10線－4線D．4線－10線69.D70.81的數(shù)據(jù)選擇器，應有()個地址輸入端。A．1 B．270.CC．3D．871.CT74LS138是( )。A．數(shù)據(jù)選擇器B．數(shù)據(jù)安排器71.DC．編碼器D．譯碼器72.CT74LS247是( )。A．編碼器 B．譯碼器C．液晶顯示器D．七段顯示譯碼器72.D73.數(shù)據(jù)選擇器，又稱為( )。A．開關(guān)選擇器B．多路選擇開關(guān)C．雙路選擇開關(guān)D．數(shù)字過濾器73.B74. 組合電路的分析是指( )。A．規(guī)律圖，求解規(guī)律表達式的過程 表，求解規(guī)律功能的過程C．規(guī)律圖，求解規(guī)律功能的過程 真值表，求解規(guī)律表達式的過程C組合規(guī)律電路的設(shè)計是指( )。A．規(guī)律要求，求解規(guī)律表達式并畫規(guī)律圖的過程B．規(guī)律要求，列真值表的過程 C．規(guī)律要求，求解規(guī)律功能的過程D．規(guī)律要求，求解規(guī)律表達式A二進制編碼器是指( 。能夠?qū)⒓僭O(shè)干個輸入信號轉(zhuǎn)換成其他的輸出信號能夠?qū)⒛硞€掌握信息轉(zhuǎn)換成給定的二進制數(shù)能夠?qū)⒛硞€掌握信息轉(zhuǎn)換成給定的十進制數(shù)2NN位二進制代碼D二-十進制編碼器是指( )。個數(shù)字B0～9個數(shù)字轉(zhuǎn)換成二進制代碼的電路C．二進制和十進制電路 D．十進制電路B二進制譯碼器是指( 。將二進制代碼轉(zhuǎn)換成2的N次方個掌握信息中特定的一個將某個特定的掌握信息轉(zhuǎn)換成二進制數(shù)0～9個數(shù)字具有以上三種功能A半加器是指( )。A．兩個同位的二進制數(shù)相加 B．兩個二進制數(shù)相加C．兩個同位的十進制數(shù)相加 位三者相加A全加器是指( )。A．兩個同位的二進制數(shù)相加 B．兩個同位的十進制數(shù)相加C．不帶進位兩個同位的二進制數(shù)相加D．兩個同位的二進制數(shù)和來自低位的進位三者相加D組合電路的競爭冒險是指( )。輸入信號有干擾時，在輸出端產(chǎn)生了干擾脈沖輸入信號轉(zhuǎn)變狀態(tài)時，輸出端可能產(chǎn)生的虛假信號輸入信號不變時，輸出端可能產(chǎn)生的虛假信號輸入信號有干擾時，在輸入端產(chǎn)生了干擾脈沖B以下( )方法可以消退組合電路的競爭冒險現(xiàn)象。A．輸入狀態(tài)不變 B．加周密的電源 C．加電感 接濾波電容D 常用的中規(guī)模集成電路構(gòu)成的組合規(guī)律部件沒有( )。A．加法器 B．譯碼器 C．數(shù)據(jù)發(fā)生器 比較器C{3B23}19-188991.用二進制代碼表示有關(guān)對象的過程叫二進制編碼；n位二進制編碼器有( 入，有n個輸出。A．n1 B．2n C．n 18942.B2.n位編碼器有2n個輸入，有n個輸出；這樣的編碼過程叫( A．二進制編碼 B．二十進制編碼C．BCD編碼 驗編碼18943.A3.用二進制代碼表示有關(guān)對象的過程叫二進制編碼；n位二進制編碼器有2n個輸入，有( )個輸出。A．2n B．2n C．n 18944.C4.把代碼的特定含義翻譯出來的過程叫譯碼；n位二進制譯碼器最多可有( 出。2n B．2n C．n1 18945.B5.進制譯碼器的輸入8421BCD碼為0110時其輸出9～0為( )。A．0001000000 B．0110000000C．1110111111 18946.C6.=1=1下面規(guī)律電路的規(guī)律功能是( )。表決不通過，少數(shù)為1時值為1 =1=1奇校驗，三個變量中有奇數(shù)個1時值為1 B YC．表決，多數(shù)為1時值為1 C偶校驗，三個變量中有偶數(shù)個1時值為118947.B7.=1=1下面規(guī)律電路所示的規(guī)律函數(shù)為Y=( )。 =1=1A．A B CB YCD．A+B+C18948.A∑∑∑∑COCO≥1A題圖所示規(guī)律電路對應的功能是( )。 YA1偶校驗器 B表決電路 C全加器,Y1是本位和,Y2是本位進位 Y大小比較器 218949.C9.∑∑COCO≥1A下面規(guī)律電路所示的規(guī)律函數(shù)為∑∑COCO≥1A1A． ,AB+BC+ACB．ABC，A B C BC．A+B+C，AB+BC+AC C2D．A B C,AB+BC+AC Y218950.D10.=1&=1圖示規(guī)律電路的功能是( )=1&=11二位同比較器,A1A0=B1B0Y1二位大于比較器,當A1A0>B1B0時Y為1 B1Y,A1A0≠B1B0Y1二位小于比較器,當A1A0<B1B0時Y為1 A018951.A B11. 0=1&=1下面規(guī)律電路所示的規(guī)律函數(shù)為Y=( )=1&=11A+．AB ABA+)1 1 0 0 B)1010B．(A B)(A B 1 Y1010C．(A+B)(A+B)11D．(A118952.B12.

1 0 0 A01)0B)+(A B 001)0B0=1≥1=1下面規(guī)律電路所示的規(guī)律函數(shù)功能是=1≥1=11二位同比較器,當A1A0=B1B0時Y為1 B二位大于比較器,當A1A0>B1B0時Y為1 1 Y不同比較器,當A1A0≠B1B0時Y為1 A二位小于比較器,當A1A0<B1B0時Y為1 018953.C B013.=1≥1=1)1=1≥1=1)11A．(A1

+B)(A+B00+101)0B00+101)01B．(A1

B)+(A B 1 YC．ABC1 1

AB0 0 AD．A B A B 018954.B14.

1 1 0 0 B0右圖所示規(guī)律電路對應的規(guī)律函數(shù)為Y=( )。&1AA．B&1AB．A B YC．A BD．A B18955.C15.右圖所示規(guī)律電路的規(guī)律功能是( )。&1當A與B一樣時Y為1 &1Y一位小于比較器，當A小于B時Y為1 BABY1Y118956.D16.題圖所示規(guī)律電路對應的規(guī)律函數(shù)為Y=( )。1&A．B A1&YBB．AC．A BD．A 18957.A17.1&下面規(guī)律電路對應的規(guī)律函數(shù)的功能是( 1&當A大于B時Y為1 A當A小于B時Y為1 Y當A與B不同時Y為1 B18958.B18.3-8譯碼器6端輸出為低電平，輸入端A2A1A0應置( 。A．011 B．110 C．111 D．00018959.B19.試確定圖示電路的輸出規(guī)律狀態(tài)。H和Z的輸出分別為( 。A1=1H=1=1=1A1=1H=1=1=1Z1C．1018960.C45{3A33}39-189181.編碼器是將有特定意義的輸入數(shù)字信號，編成假設(shè)干位二進制代碼的組合規(guī)律電路。A編碼器是將十進制數(shù)轉(zhuǎn)換成二進制代碼的組合規(guī)律電路。B全加器是同時考慮低位的進位的一位加法器。A全加器是能進展多位二進制運算的加法器。B電路。A組合規(guī)律電路的特點是不含存儲元件和反響掌握電路。A組合規(guī)律電路是能處理數(shù)字信號的電子電路。B數(shù)據(jù)選擇器是從多個輸入中選擇一路作為輸出的掌握電路，也稱多路開關(guān)。A數(shù)據(jù)選擇器是將一路輸入信號輸出到多路輸出中的一路的掌握電路。B全加器是只能進展兩個一位二進制數(shù)加法的組合規(guī)律電路。B組合規(guī)律電路由門電路構(gòu)成，不含記憶電路，也不含反響電路。A組合規(guī)律電路是指任何時刻電路的輸出僅由當時的輸入打算。An2nn個輸出。A將十進制數(shù)的十個數(shù)字編成二進制代碼的過程叫BCD編碼。A在幾個信號同時輸入時，只對優(yōu)先級別最高的進展編碼叫優(yōu)先編碼。A從假設(shè)干輸入數(shù)據(jù)中選擇一路作為輸出的電路叫數(shù)據(jù)選擇器。A1999個“11。A4位二進制代碼。A532個。A全加器要考慮低位來的進位，半加器則不需要考慮。A當輸入變量中“11。A組合規(guī)律電路由門電路和記憶電路組成。B組合規(guī)律電路是指任何時刻電路的輸出不僅由當時的輸入打算,還與電路原來的狀態(tài)有關(guān)。Bnn2n次方個輸出。B將十進制數(shù)的十個數(shù)字編成二進制代碼的過程叫十進制編碼。B在幾個信號同時輸入時，一般編碼器將會消滅編碼錯誤。A將數(shù)據(jù)輸出到多路中的一路的電路叫數(shù)據(jù)選擇器。B8個“11。B4位二進制代碼。B36個。B半加器要考慮低位來的進位，全加器則不需要考慮。B當輸入變量中“10。B競爭-冒險是門電路中兩個輸入信號同時向相反的規(guī)律電平跳變而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。A競爭-冒險是門電路中兩個輸入信號同時向相反的規(guī)律電平跳變而在電路輸出端產(chǎn)生尖峰脈沖的現(xiàn)象。B變量的一個最小項。B的一個最小項。A輸出是低電平有效，83變量的全部最小項。B8-1線數(shù)據(jù)選擇。B有兩個片選掌握端,它們分別用來掌握對應的一個數(shù)據(jù)選擇器工作。39.A{3B33}6-189571.AB&≥1Y1=1AB&≥1Y1=119000.B2.集成的8-3線優(yōu)先編碼器74LS148中的片選掌握端為低電尋常允許進展編碼。19001.A3.集成的8-3線優(yōu)先編碼器74LS148中的s是無信號擴展掌握端,當本片無有效19002.A4.集成的8-3線優(yōu)先編碼器74LS148中的EX

是有信號擴展輸出端,當本片有有效輸入信號時它輸出有效信號0,因此它可用作擴展后的低位輸出。19003.B5.3S、、1 2100時使電路工作。19004.B6.

，它們的取值組合不33S、1別擔當信號輸入端或連續(xù)擔當擴展后片選端。190