齊魯師范學(xué)院電子技術(shù)基礎(chǔ)期末復(fù)習(xí)題

AJKB、RS觸發(fā)器C、D觸發(fā)器A、兩者都有記憶能力B、只有組合邏輯門電路有記憶能力C有記憶能力A、在開啟時(shí)提供很大的正向基極電流，并在關(guān)閉時(shí)提供很大的反向基極電流B、在開啟時(shí)提供很大的反向基極電流C況是()A、放大倍數(shù)下降，信號失真減小B、放大倍數(shù)下降，信號失真加大C大，信號失真減少D真加大狀態(tài)為()A、0B、100C、0101D的β為()A、80B、60A、225B、248C92A、2個(gè)B、10個(gè)C個(gè)A、零偏B、反偏C、正偏A、恢復(fù)原狀態(tài)B、保持現(xiàn)狀態(tài)11.二進(jìn)制的減法運(yùn)算法則是()。A、逢二進(jìn)一B、逢十進(jìn)一C12.十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制整數(shù)一般采用()方法。A、除2取整法B、除2取余法C法A、合金頭B、純銅頭A、保證電路滿足振幅平衡條件B、提高放大器的放大倍數(shù)，使輸出信號足夠大C頻率的信號在放大器工作時(shí)滿足相位平衡條件而產(chǎn)生自激振蕩A、2DB、DC、D2A、109B、61C05材料及1、2、3極分別為()()A、共集B、共基C、共射A、死區(qū)B、正向?qū)–止A、集電極電流減小B、集電極與發(fā)射極電壓VCE上升C增大22.TTL數(shù)字電路中集成芯片的電源電壓值一般取用()A、1VB、100VC、20V23.組合邏輯電路應(yīng)該由哪種器件構(gòu)成()。A、觸發(fā)器B、計(jì)數(shù)器WA、正握法B、反握法放大器的輸出電阻為()A、1KΩB、2KΩC、3KΩA、編碼器B、譯碼器)A、直接耦合的放大器B、阻容耦合的放大器C的放大器28.下列觸發(fā)器中不能用于移位寄存器的是()。A、D觸發(fā)器B、JK觸發(fā)器C、基本RS觸發(fā)D觸發(fā)D觸發(fā)器A、正反饋的強(qiáng)度B、反饋元件的參數(shù)CA、記數(shù)B、保持C不定A、有交越失真B、易產(chǎn)生自激CA、8VB、7.5VC、15.5VA、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤8.數(shù)/模轉(zhuǎn)換器(DAC)的主要性能參數(shù)是分辨率、線性誤差、建立時(shí)間、溫度靈敏度和輸出A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤A、正確B、錯(cuò)誤制這樣省了兩條導(dǎo)線.十進(jìn)制數(shù)的整數(shù)部分采用“除2取余法”；小數(shù)部分采用“乘2取整法”。答案：由四