高速CMOS AD轉(zhuǎn)換器的設(shè)計(jì)研究的中期報(bào)告

高速CMOSAD轉(zhuǎn)換器的設(shè)計(jì)研究的中期報(bào)告摘要：本中期報(bào)告主要介紹了高速CMOSAD轉(zhuǎn)換器的設(shè)計(jì)研究進(jìn)展。首先，對(duì)高速AD轉(zhuǎn)換器的研究背景和意義進(jìn)行了簡(jiǎn)單闡述。然后，介紹了當(dāng)前研究中常用的架構(gòu)和技術(shù)，包括基于查找表的轉(zhuǎn)換器、基于比較器的轉(zhuǎn)換器以及成功近似寄存器（SAR）轉(zhuǎn)換器等。針對(duì)SAR轉(zhuǎn)換器的研究，對(duì)傳統(tǒng)SAR轉(zhuǎn)換器的結(jié)構(gòu)及其運(yùn)作原理進(jìn)行了詳細(xì)介紹，并探討了其存在的問題和解決方案。最后，總結(jié)了目前研究的不足之處，并提出了下一步的研究方向和計(jì)劃。關(guān)鍵詞：高速CMOSAD轉(zhuǎn)換器，查找表，比較器，SAR轉(zhuǎn)換器一、研究背景和意義隨著現(xiàn)代通信、計(jì)算機(jī)、醫(yī)療、軍事等領(lǐng)域快速發(fā)展，對(duì)高速低功耗的模擬-數(shù)字轉(zhuǎn)換器（ADC）的需求越來越迫切。高速ADC的主要應(yīng)用領(lǐng)域包括通信接收端、廣播電視系統(tǒng)、雷達(dá)信號(hào)處理、醫(yī)療成像、工控系統(tǒng)等。尤其是在通信系統(tǒng)中，高速ADC被廣泛應(yīng)用于軟件無線電（SDR）、光通信、LTE等領(lǐng)域。高速ADC能夠?qū)⑤斎肽M信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，做出正確的決策，從而實(shí)現(xiàn)對(duì)原始信號(hào)的精確重建和處理。因此，研究高速低功耗的ADC對(duì)于提高通信質(zhì)量、降低設(shè)備功耗和成本具有重要作用。二、常用架構(gòu)和技術(shù)目前，高速ADC的主要架構(gòu)包括基于查找表的轉(zhuǎn)換器、基于比較器的轉(zhuǎn)換器以及成功近似寄存器（SAR）轉(zhuǎn)換器等?；诓檎冶淼霓D(zhuǎn)換器采用存儲(chǔ)器將輸入模擬信號(hào)對(duì)應(yīng)的數(shù)字轉(zhuǎn)換結(jié)果提前計(jì)算好，采樣時(shí)直接查表輸出數(shù)字解碼結(jié)果。該架構(gòu)具有簡(jiǎn)單、精度高、功耗低等優(yōu)點(diǎn)。但是，隨著轉(zhuǎn)換位數(shù)的增加，存儲(chǔ)器的容量和訪問速度會(huì)成為瓶頸，導(dǎo)致功耗增大和速度降低。因此，該架構(gòu)適用于轉(zhuǎn)換位數(shù)較小的場(chǎng)合?；诒容^器的轉(zhuǎn)換器則是將輸入模擬信號(hào)與一組參考電壓比較，產(chǎn)生一系列數(shù)字電平，并根據(jù)數(shù)字電平的編碼輸出數(shù)字結(jié)果。該架構(gòu)具有高速、可擴(kuò)展、占用面積小等優(yōu)點(diǎn)。但是，隨著位數(shù)的增加，比較器數(shù)量成倍增加，同時(shí)可能需要大段的邏輯運(yùn)算，導(dǎo)致功耗增加和復(fù)雜度提高。因此，該架構(gòu)適用于轉(zhuǎn)換精度要求高、轉(zhuǎn)換位數(shù)較大的場(chǎng)合。SAR轉(zhuǎn)換器采用逐位逼近的方式進(jìn)行轉(zhuǎn)換，具有功耗低、可擴(kuò)展性好、噪聲小等優(yōu)點(diǎn)。其基本原理是通過比較當(dāng)前輸入模擬信號(hào)與一個(gè)二進(jìn)制初始值對(duì)應(yīng)的數(shù)字電平的大小關(guān)系，判斷該位的數(shù)字是1還是0，然后將初始值根據(jù)該位的數(shù)字進(jìn)行調(diào)整，進(jìn)行下一位的判斷。該架構(gòu)的缺點(diǎn)在于需要較多的轉(zhuǎn)換步驟，且最高轉(zhuǎn)換速度有限。因此，針對(duì)SAR轉(zhuǎn)換器的研究成為了熱點(diǎn)。三、SAR轉(zhuǎn)換器的研究進(jìn)展目前，SAR轉(zhuǎn)換器在高速ADC中得到了廣泛的應(yīng)用和研究。傳統(tǒng)的SAR轉(zhuǎn)換器結(jié)構(gòu)如圖1所示。圖1傳統(tǒng)的SAR轉(zhuǎn)換器結(jié)構(gòu)其中，S/H為采樣保持電路，DAC為數(shù)字-模擬轉(zhuǎn)換器，Comparator為比較器，Logicunit為邏輯控制單元。其具體步驟如下：①轉(zhuǎn)換開始前，邏輯控制單元將SAR寄存器初始化為‘0’。②邏輯控制單元向DAC發(fā)出數(shù)字代碼，生成對(duì)應(yīng)的模擬電壓，與采樣保持電路的輸入信號(hào)進(jìn)行比較，判斷采樣信號(hào)是高于還是低于DAC電壓，并將結(jié)果送入邏輯控制單元。③邏輯控制單元判斷比較結(jié)果，并將判斷結(jié)果送入SAR寄存器。④邏輯控制單元將DAC的數(shù)字代碼向右移位，進(jìn)入下一次采樣。⑤重復(fù)上述步驟，直至完成所有位的轉(zhuǎn)換。該轉(zhuǎn)換器具有簡(jiǎn)單結(jié)構(gòu)、低功耗、噪聲小、可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。但是，存在以下幾個(gè)問題：①單次轉(zhuǎn)換速率受轉(zhuǎn)換位數(shù)的限制，且隨著轉(zhuǎn)換位數(shù)的增加，時(shí)間復(fù)雜度指數(shù)增加，導(dǎo)致大幅度降低轉(zhuǎn)換速率，難以滿足高速ADC的要求。②由于SAR的歸零需要較長(zhǎng)時(shí)間，且動(dòng)態(tài)功耗較大，導(dǎo)致功耗較高。因此，如何提高SAR轉(zhuǎn)換器的轉(zhuǎn)換速率和降低功耗成為了研究的熱點(diǎn)。針對(duì)上述問題，目前研究者提出了多種解決方案，包括：①采用并行結(jié)構(gòu)和分級(jí)結(jié)構(gòu)，提高單次轉(zhuǎn)換速率。②提出了基于分段計(jì)算和分離DAC結(jié)構(gòu)的技術(shù)，降低SAR歸零帶來的功耗，并減小SAR的面積。③利用低功耗技術(shù)、電容緩沖技術(shù)等，降低功耗。四、總結(jié)和展望總之，高速CMOSAD轉(zhuǎn)換器的設(shè)計(jì)研究是一個(gè)涉及模擬電路、數(shù)字電路和通信系統(tǒng)領(lǐng)域的交叉性研究，具有重要的實(shí)際應(yīng)用價(jià)值和理論研究意義。目前，雖然SAR轉(zhuǎn)換器已經(jīng)成為高速ADC中的主流結(jié)構(gòu)，但是其