專用集成電路設(shè)計實踐（西電版）第5章 版圖設(shè)計

第5章幅員設(shè)計5.1幅員設(shè)計軟件使用簡介5.2幅員設(shè)計5.3幅員驗證5.4幅員寄生參數(shù)的提取與后仿真 5.1幅員設(shè)計軟件使用簡介

L－Edit幅員設(shè)計軟件

L－Edit是Tanner公司出品的一款針對幅員設(shè)計的應(yīng)用軟件,它允許生成和修改集成電路掩膜版上的幾何圖形。鼠標(biāo)接口允許用戶執(zhí)行一般圖形操作,既可使用鼠標(biāo)訪問下拉菜單,也可以使用鍵盤來調(diào)用L－Edit命令。1.簡單介紹

1)鼠標(biāo)的使用L－Edit推薦使用三鍵鼠標(biāo),如果使用兩鍵鼠標(biāo),那么中鍵的功能由按下Alt鍵的同時按下左鍵來實現(xiàn)。

2)屏幕顯示

空格鍵用于屏幕刷新,而其他鍵和鼠標(biāo)任一鍵可中斷屏幕刷新;↑、↓、←、→用于顯示窗口的上、下、左、右移動;“＋〞用于放大屏幕中的內(nèi)容,而“－〞用于縮小屏幕中的內(nèi)容。

3)調(diào)整網(wǎng)格點

可通過Setup→Design→Grid來調(diào)節(jié)網(wǎng)格寬度,通常設(shè)一個網(wǎng)格為1μm。2.根本命令

1)文件操作命令(File)

(1)New:翻開一個新的設(shè)計文件,單鍵命令為Ctrl+N。

(2)Open:翻開一個已存在的磁盤文件,此文件的格式必須為TDB、CIF或GDSⅡ,單鍵命令為Ctrl+O。

(3)Save:將當(dāng)前設(shè)計保存,單鍵命令為Ctrl+S。

(4)Close:關(guān)閉當(dāng)前翻開著的L－Edit設(shè)計,單鍵命令為Ctrl+W。

(5)Quit:退出L－Edit,單鍵命令為Ctrl+Q。2)編輯命令(Edit)

(1)Undo:取消以前的編輯命令,單鍵命令為Ctrl+Z。

(2)Cut:將當(dāng)前選中的目標(biāo)剪切下來,放入緩沖區(qū)paste中,單鍵命令為Ctrl+X。

(3)Copy:將當(dāng)前選中的目標(biāo)復(fù)制到緩沖區(qū)paste中,單鍵命令為Ctrl+C。

(4)Paste:將緩沖區(qū)paste中的內(nèi)容恢復(fù)到屏幕中,單鍵命令為Ctrl+V。

(5)Clear:刪除當(dāng)前所選中的目標(biāo),與Cut的區(qū)別是目標(biāo)并不拷入緩沖區(qū)paste中,單鍵命令為Ctrl+B。

(6)Duplicate:為當(dāng)前的所選目標(biāo)產(chǎn)生一個副本,單鍵命令為Ctrl+D。

(7)SelectAll:在有效空間中選中所有目標(biāo),單鍵命令為Ctrl+A。3.設(shè)計規(guī)那么檢查DRC

1)DRC的設(shè)置

設(shè)計規(guī)那么檢查可用Tools的下拉菜單中的DRCSetup命令項進(jìn)行設(shè)置(或點擊界面左上方第三個小圖標(biāo)?？梢愿鶕?jù)不同的設(shè)計規(guī)那么進(jìn)行調(diào)節(jié)。

2)運行DRC

完成布線后,應(yīng)對幅員作設(shè)計規(guī)那么檢查,其方法是點擊Tools的下拉菜單中的運行DRC...命令項(或點擊界面左上方第一個小圖標(biāo),這時就會出現(xiàn)一個確定是否要將錯誤信息存入一個文件的對話框,點確定按鈕后即可得到相關(guān)信息。4.舉例

1)模擬電路

如圖5－1所示為一根本差動對電路,輸入為UINA和UINB,單端輸出為UOUT,Ub1為PMOS管提供電流偏置信號,從而為差動對提供電流源負(fù)載。Ub2為最下方的NMOS管提供電流偏置信號,從而為差動對提供恒定的尾電流源。圖5－1以PMOS電流源為負(fù)載的差動對如果采用CMOS工藝,那么幅員層次依次為:N阱——確定有源區(qū)——多晶(MOS管的柵)——P+擴散——N+擴散——引線孔刻蝕——金屬連線。

其詳細(xì)步驟如下(工藝設(shè)計選擇λ規(guī)那么):

(1)在File下拉菜單中點擊New,出現(xiàn)如圖5－2所示的對話框,在File中選擇Layout,在CopyTDBsetupfrom中選擇已存在的幅員文件,點擊OK按鈕后就會出現(xiàn)一個與選擇的幅員文件對應(yīng)的設(shè)計界面。圖5－2幅員文件的選擇(2)在屏幕左側(cè)的幅員層次框中選擇Nwell,點擊BOX快捷鍵,在界面的相應(yīng)位置畫出一個矩形代表N阱。

(3)在屏幕左側(cè)的幅員層次框中選擇Active,在N阱中畫兩個矩形有源區(qū),準(zhǔn)備作PMOS管,在N阱外大于5λ處畫三個有源區(qū),準(zhǔn)備作NMOS管,有源區(qū)的最小距離為3λ。

(4)在屏幕左側(cè)的幅員層次框中選擇Poly,在所有有源區(qū)中間畫一個細(xì)的長方形,準(zhǔn)備作MOS管的柵,最小寬度為2λ,柵在有源區(qū)的最小伸展為2λ。

(5)在屏幕左側(cè)的幅員層次框中選擇P－Select,在N阱中覆蓋兩個有源區(qū),與有源區(qū)的最小間距為2λ,在阱外也畫一塊P擴散區(qū),作NMOS管的襯底。(6)在屏幕左側(cè)的幅員層次框中選擇N－Select,在阱外覆蓋所有NMOS的有源區(qū),并且在阱外相應(yīng)位置畫一塊N擴散區(qū),作PMOS管的襯底。

(7)在屏幕左側(cè)的幅員層次框中選擇PolyContact,在柵上打接觸孔,孔的邊長為2λ;在屏幕左側(cè)的幅員層次框中選擇ActiveContact,在有源區(qū)上打接觸孔,孔的邊長也為2λ,孔間距為2λ;在屏幕左側(cè)的幅員層次框中選擇OriginLayer,在襯底上打接觸孔,孔的邊長都是2λ;

(8)在屏幕左側(cè)的幅員層次框中選擇Metal1,把相應(yīng)的接觸孔連接起來,點擊Port快捷鍵寫出輸入/輸出信號線名。圖5－3基于CMOS的差動對幅員2)數(shù)字電路

(1)圖5－4所示為一個非門電路。其幅員工藝及詳細(xì)步驟同模擬電路的設(shè)計。

完成后的非門幅員如圖5－5所示。圖5－4非門電路圖5－5非門的幅員(2)一位半加器的輸入、輸出信號的邏輯關(guān)系如下:SUM＝A⊕BCARRY=AB圖5－6一位半加器的邏輯電路圖圖5－7一位半加器的幅員設(shè)計完成后的幅員如圖5－7所示。注意:

①畫幅員時,一定要注意幅員層次和工藝幾何設(shè)計規(guī)那么。例如:有源區(qū)在畫多晶層前畫出;引線接觸孔邊長要小,但要大于工藝所要求的最小邊長(在λ規(guī)那么中為2λ)。

②移動元件用Alt+鼠標(biāo)左鍵來實現(xiàn)。

③各層的默認(rèn)習(xí)慣顏色分別為:

多晶——紅色

有源區(qū)——草綠色

接觸孔——黑色

N阱——土黃色(帶網(wǎng)格)

P擴散(P－Select)——棕紅色(帶網(wǎng)格)

N擴散(N－Select)——墨綠色(帶網(wǎng)格)

金屬連線——藍(lán)色④常用幅員設(shè)計規(guī)那么有微米規(guī)那么與λ規(guī)那么:前者是以微米為尺度表示幅員最小允許值的大小,后者是以λ為根本單位的幾何設(shè)計規(guī)那么,它將幅員規(guī)定尺寸均取為λ的整數(shù)倍。表5－1λ規(guī)那么工藝設(shè)計參數(shù)工藝設(shè)計參數(shù)λ規(guī)則微米規(guī)則/μmA.N阱區(qū)A.1N阱最小寬度10λ5A.2N阱最小寬度(相同電位)6λ3A.3N阱最小寬度(不同電位)8λ4B.有源區(qū)或薄氧化層區(qū)B.1有源區(qū)最小寬度3λ1.5B.2有源區(qū)之間最小間隔3λ1.5B.3N阱內(nèi)P擴到阱邊的最小間隔5λ2.5B.4N阱內(nèi)N擴到阱邊的最小間隔3λ1.5B.5N阱到阱外N擴的最小間隔5λ2.5B.6N阱到阱外P擴的最小間隔3λ1.5C.多晶硅1(第一層多晶)C.1多晶的最小寬度2λ1C.2多晶硅之間的最小間隔2λ１C.3多晶至有源區(qū)的最小間隔1λ0.5C.4多晶硅柵在有源區(qū)的最小伸展2λ1D.P擴區(qū)(或N擴區(qū))D.1P擴區(qū)對有源區(qū)的最小覆蓋2λ1D.2P擴區(qū)的最小寬度7λ3.5D.3在毗鄰接觸中有源區(qū)P擴、N擴注入?yún)^(qū)的最小交疊1λ0.5E.接觸孔E.1接觸孔的最小邊長2λ1E.2有源區(qū)接觸孔的最小間距2λ1在使用L－Edit軟件的過程中存在幾個突出的概念性誤區(qū),下面分三個方面來說明:

①幅員和工藝之間的關(guān)系。有局部初學(xué)者認(rèn)為幅員設(shè)計就是用幾個顏色畫一些簡單圖形,其實在繪制平面幅員時,要聯(lián)系幅員在工藝流程中的物理實現(xiàn)過程。圖5－8(a)所示為同一個NPN晶體管幅員和工藝剖面圖。直觀上看這兩種表現(xiàn)形式相差甚遠(yuǎn),其實它們是同一個器件的兩種不同表現(xiàn)形式,存在一一對應(yīng)的關(guān)系。半導(dǎo)體器件是根據(jù)幅員的設(shè)計要求和規(guī)那么,通過工藝流程分多道工序來到達(dá)物理實現(xiàn)的。所以在學(xué)習(xí)過程中,讀者首先要弄明白平面幅員和工藝剖面圖之間各物理位置上的對應(yīng)關(guān)系。在L－Edit軟件中各圖層的顏色沒有實際的物理意義,主要用于方便區(qū)分半導(dǎo)體材料的幅員層次。建立起這樣的根本概念后,才能在集成電路的制造過程中對幅員和工藝之間的關(guān)系有一個大體的了解。圖5－8一個NPN晶體管的幅員和工藝剖面圖

(a)NPN晶體管幅員;(b)NPN工藝剖面圖②電路圖和幅員與生產(chǎn)線之間的關(guān)系。在解決了幅員和工藝之間的關(guān)系后,還有一個重要的概念需要建立,那就是電路圖和幅員之間的一一對應(yīng)關(guān)系。要學(xué)習(xí)幅員的設(shè)計規(guī)那么,在幅員設(shè)計規(guī)那么允許的范圍內(nèi),要將幅員與電路單元一一對應(yīng)。同時,繪制的幅員還要符合工藝生產(chǎn)線的要求,例如0.25μm和0.18μm工藝線對幅員技術(shù)的要求是完全不同的概念,用0.18μm工藝線設(shè)計的幅員,在0.25μm的工藝線上根本不能使用。這就是要求讀者建立的另一個概念,幅員是將電路圖這一工程語言“翻譯〞成可以具體指導(dǎo)工藝生產(chǎn)線上生產(chǎn)操作的電路圖,完成半導(dǎo)體器件生產(chǎn)的幅員工程語言。圖5－9所示為NMOS簡單非門幅員與其等效電路圖。圖5－9NMOS簡單非門幅員與其等效電路圖

(a)NMOS簡單非門幅員;(b)NMOS等效電路圖③布局、布線。這階段經(jīng)常會遇到管腳線無法引出的問題,即使完成布局,走線也極不合理,這就是所謂的幅員設(shè)計問題。幅員設(shè)計不但涵蓋電路知識、工藝知識,還涉及豐富的器件性能知識,所以要實現(xiàn)合理的布局、布線就需要反復(fù)練習(xí),多看多實踐,扎扎實實地掌握幅員上的每一個層次和剖面圖的對應(yīng)關(guān)系,并理解幅員中各層次先后順序的意義。如果合理布線,可以節(jié)省大量的芯片面積。在學(xué)習(xí)過程中,讀者要按照工藝順序來進(jìn)行幅員繪制,每畫一層都要明白圖層的物理含義,這樣就可防止漏層、掉層的現(xiàn)象。雖然平面幅員的繪制并無先后順序的要求,但是在工藝實現(xiàn)過程中層次的先后順序是有物理意義的。例如通過幅員制作了7張光刻版,那么這7張版在工藝線上使用的先后順序是絕對不能錯的,必須按照隔離、摻雜(屢次)、金屬、鈍化、封裝這樣一個工藝流程來進(jìn)行生產(chǎn),否那么生產(chǎn)出來的肯定是廢品。掌握了工藝流程和工藝要求后,讀者應(yīng)先繪制一些簡單的單元圖,來加深理解電路圖－幅員－工藝流程剖面圖。只有掌握了這樣一個設(shè)計過程和相互的對應(yīng)關(guān)系,才能對集成電路設(shè)計有更深的了解。Virtuoso幅員設(shè)計軟件

VirtuosoLayoutEditor是Cadence公司出品的一款針對幅員設(shè)計的應(yīng)用軟件,本節(jié)介紹利用VirtuosoLayoutEditor(以下簡稱Le)創(chuàng)立全定制幅員的過程,以及VirtuosoLe的一些使用說明。這里將以反相器的幅員設(shè)計為例來說明如何繪制全定制幅員,該幅員設(shè)計過程采用chartered(csm25rf)庫－標(biāo)準(zhǔn)CMOS工藝庫。具體內(nèi)容包括:

(1)如何翻開VirtuosoLe及它的一些設(shè)置。

(2)使用LSW窗口。

(3)使用Le創(chuàng)立一個幅員。登錄以后,首先創(chuàng)立自己的工作目錄,比方Work、cdWork。從csm25rf庫所在文件夾下拷貝display.drf文件到自己的工作目錄下,否那么在LSW窗口無法顯示繪制幅員需要的各個圖層。從/CDS_ROOT/tools/dfII/cdsuser目錄下拷貝.cdsinit文件到自己的目錄下,該文件是Cadence自帶的軟件相關(guān)設(shè)置的文件,里面有字體的設(shè)置、Bindkey設(shè)置等。當(dāng)然也可以單靠鼠標(biāo)來進(jìn)行操作,但VirtuosoLe窗口有常用命令的工具欄,熟練運用快捷鍵比鼠標(biāo)要快很多。1.開始設(shè)計過程

假設(shè)現(xiàn)在有如圖5－10所示的邏輯電路圖,技術(shù)庫為csm25rf,P管和N管采用相同的尺寸,L=600nm,W=3μm。

1)運行VirtuosoLe

要翻開VirtuosoLe,首先要翻開CIW窗口。在Shell命令行下輸入icfb&后進(jìn)入CIW窗口,字符&使得Cadence在后臺工作(即可以在Shell命令行下執(zhí)行其他命令)。也可以在Shell提示符下輸入其他的命令來翻開CIW窗口,如圖5－11所示(在這里也可以輸入layout&或者layoutPlus&)。圖5－10反相器邏輯圖圖5－11CIW窗口圖5－12LibraryManager窗口確保csm25rf、basic和analogLib這三個庫都已經(jīng)存在,如果不存在,需要手動添加它們。

小技巧:如果在LibraryManager中發(fā)現(xiàn)Library的字體顏色是紅色的,就要把該Library刪掉,否那么會出現(xiàn)一些奇怪的問題。2)建立自己的工作庫

翻開VirtuosoLe后,在CIW窗口中選擇File→New→NewLibrary建立自己的工作庫。在彈出的對話框的LibraryName欄中輸入庫的名字,比方xd008;在TechnologyFile選項框選擇Attachtoanexistingtechfile,點擊OK按鈕,彈出AttachDesignLibrarytoTechnologyFile對話框,如圖5－13所示。圖5－13AttachDesignLibrarytoTechnologyFile對話框在TechnologyLibrary選項卡中選擇csm25rf,按下OK按鈕,兩個對話框消失。至此,已經(jīng)建立了自己的工作庫xd008,并且它與技術(shù)庫csm25rf相關(guān)聯(lián)。

在NewLibrary窗口的TechnologyFile選項框中,如果沒有現(xiàn)成的技術(shù)庫,只有相應(yīng)的技術(shù)文件(techfile),那么可以先選擇Compileanewtechfile來創(chuàng)立自己的技術(shù)庫。如果該選項被選上,點擊OK按鈕后會彈出一個輸入ASCII碼文件(techfile)的對話框。在該對話框中輸入技術(shù)文件的完整路徑,點擊OK按鈕,如果沒有錯誤,一個自己的技術(shù)庫就生成了。3)創(chuàng)立幅員文件

在CIW窗口中選擇File→New→NewCellview,翻開創(chuàng)立新Cellview的對話框,如圖5－14所示。在LibraryName欄選擇xd008,在Tool欄選擇Virtuoso,在CellName欄輸入inv,然后點擊OK按鈕。這時會彈出三個窗口,其中一個是Le的窗口,一個是Le的說明窗口,另一個是LSW窗口。圖5－14創(chuàng)立新Cellview的對話框2.相關(guān)說明和設(shè)置

1)Le及LSW窗口相關(guān)說明

幅員視窗(VirtuosoLe)翻開后,掩膜幅員(Le)窗口顯現(xiàn)。該窗口由三局部組成:IconMenu、MenuBanner及StatusBanner。

IconMenu(圖標(biāo)菜單)缺省時位于幅員圖框的左邊,列出了一些最常用的命令的圖標(biāo)。要查看圖標(biāo)所代表的指令,只需要將鼠標(biāo)滑動到想要查看的圖標(biāo)上,圖標(biāo)下方即會顯示出相應(yīng)的指令。

MenuBanner(菜單欄)包含了編輯幅員所需要的各項指令,并按相應(yīng)的類別分組。幾個常用的MenuBanner指令及相應(yīng)的快捷鍵如表5－2所示。表5－2MenuBanner常用指令ZoomIn－放大(z)Zoomoutby2－縮小2倍(Z)Save－保存編輯(f2)Delete－刪除編輯(Del)Undo－取消編輯(u)Redo－恢復(fù)編輯(U)Move－移動(m)Stretch－伸縮(s)Rectangle－編輯矩形圖形(r)Polygon－編輯多邊形圖形(P)Path－編輯布線路徑(p)Copy－復(fù)制編輯(c)2)LSW視圖的功能

(1)可選擇所編輯圖形所在的層。

(2)可選擇哪些層可供編輯。

(3)可選擇哪些層可以看到。

只要在剛剛運行icfb的目錄中有正確的display.drf文件的拷貝,在LSW窗口就會顯示出設(shè)計中需要的所有圖層。為了簡單起見,表5－3僅列出繪制這個幅員所需的最少幅員層次。層次名稱說明NwellN阱PdiffP有源區(qū)NdiffN有源區(qū)

CNT引線孔,連接金屬與多晶硅/有源區(qū)Metl第一層金屬,用于水平布線,如電源和地Vial通孔,連接Metal1和Metal2Met2第二層金屬,用于垂直布線,如信號源的I/O口Text標(biāo)簽Poly2多晶硅,做MOS的柵表5－3幅員層次說明3)使用LSW窗口

在LSW窗口的圖層欄點擊一個圖層,比方Metal1,那么Metal1為當(dāng)前圖層,在Le窗口就可以畫出該層的圖形來。

如果只需要顯示Metal1層,那么先選擇Metal1,然后在圖層資源的上方選擇NV,再用鼠標(biāo)點擊Le窗口,在鍵盤上按F鍵,那么Le視圖窗口就隱藏了其他的圖層,這樣可以只編輯該圖層,而不受其他圖層的影響。如果想再多顯示另外一層,比方Contact,那么用鼠標(biāo)在LSW窗口點擊Contact,然后用鼠標(biāo)點擊Le窗口,按下F鍵,那么Contact層也顯示出來了。利用同樣的方法,可以顯示更多的圖層或者任意的一層或幾層。當(dāng)編輯完之后,要回到全部顯示時,在LSW窗口選擇AV,切換到Le窗口,按下F鍵,將顯示全部圖層。在建立相應(yīng)的幅員的圖形后,如果需要編輯新建的圖形,可能會遇到這樣一個問題:由于設(shè)計的幅員比較復(fù)雜,多個圖形疊加到一起,在選擇Metal1的一個圖形時,不小心選上了P管,而這時如果執(zhí)行的命令是移動或者拉伸,就有可能造成先前管子的布局和位置的改變,如果是刪除那么可能會把管子刪除掉,這會給設(shè)計帶來很大的不便。在這種情況下可以通過LSW窗口來控制器件的可選性。在LSW窗口中比較靠上方處點擊ShowObjects,將其切換為ShowLayers,其中有兩個選項inst和pin,如圖5－15所示,默認(rèn)都被選上,如果不想讓器件為可選,那么取消inst右邊Sel選上標(biāo)志,同樣也可以取消pin的可選性。另外也可以控制哪些圖層可以被編輯,方法類似于如何控制圖層的顯示,其中的選項為NS和AS,通過設(shè)置可以選擇任意的圖層來編輯。圖5－15inst與pin選項4)一些相關(guān)的設(shè)置

(1)在畫幅員的過程中出現(xiàn)錯誤是無法防止的。如果還沒保存時發(fā)現(xiàn)有錯誤,卻撤銷不了,可能是因為沒有修改UndoLevel值(默認(rèn)為1,只能撤銷一步操作),并且已經(jīng)進(jìn)行了很多步的操作?？梢酝ㄟ^在VirtuosoLe窗口中運行Design→DisguardChange來返回到上次保存的狀態(tài),不過這個方法有時會浪費較長的工作時間。在CIW窗口中選擇Options→UserPreferences,在彈出的對話框中把UndoLevel改為最大10。在繪制幅員的過程中,如果有錯誤操作,那么在還沒保存的情況下可以通過撤銷命令(Undo)來撤銷10步以內(nèi)的操作。UserPreferences的設(shè)置窗口如圖5－16所示。在CommandControls中把OptionsDisplayedWhenCommandsStart設(shè)置為on,那么每執(zhí)行一個命令,其相應(yīng)的對話框就會出現(xiàn)。在這種情況下,就可以對命令的一些參數(shù)進(jìn)行設(shè)置,也有利于更好地了解一些常用的命令。圖5－16UserPreferences的設(shè)置窗口(2)在Le菜單欄中,選擇Option→Display(快捷鍵E)翻開DisplayOptions對話框,如圖5－17所示。

在DisplayLevels中把From0To0改為From0To23(或者其他的大于零的數(shù))。該選項設(shè)置用來顯示器件的深度,如果不改,將無法看到調(diào)用的器件的內(nèi)部結(jié)構(gòu)。在MinorSpacing中填入0.1,在MajorSpacing中填入0.5,在XSnapSpacing中填入0.01,在YSnapSpacing中填入0.01。這些設(shè)置有利于編輯時的圖形對準(zhǔn),其值在需要的時候可以設(shè)置得更小。其他選項保持默認(rèn)狀態(tài)。圖5－17DisplayOptions對話框(3)選擇Option→LayoutEditor(快捷鍵Shift+E),在LayoutEditorOptions對話框中取消其中的GravityOn選項,點擊OK按鈕。請務(wù)必保證GravityOn為off,如圖5－18所示。圖5－18GravityOn選項的設(shè)置3.畫MOS管的幅員

假設(shè)沒有標(biāo)準(zhǔn)器件庫,那么需要自己畫出PMOS和NMOS管的幅員。這里新建一個名為PMOS的cell。

1)畫出有源區(qū)

在LSW中點擊Active(dg),注意這時LSW頂部顯示Active字樣,說明Active層為當(dāng)前所選層次。然后點擊IconMenu中的RectangleIcon,在VirtuosoEditing窗口中畫一個寬為3.6μm,長為6μm的矩形。這里為了定標(biāo),必須使用標(biāo)尺,點擊Misc→Ruler即可得到。要去除標(biāo)尺,只需點擊Misc→ClearRuler。如果繪制時出錯,那么點擊需要去除的局部,然后點擊DeleteIcon。2)畫柵

在LSW中,點擊Poly(dg),畫矩形,它與有源區(qū)的位置關(guān)系如圖5－19所示。圖5－19矩形與有源區(qū)的位置關(guān)系3)畫PMOS管

為了說明畫的是PMOS管,必須在剛剛所畫圖形的根底上添加一個P－Select層,如圖5－20所示。這一層將覆蓋整個有源區(qū)間距為0.6μm。接著,還要在整個管子外圍畫上Nwell,它所覆蓋的有源區(qū)間距為1.8μm。圖5－20添加P－Select層4)襯底連接

PMOS的襯底(Nwell)必須連接到UDD。首先畫一個1.2μm×1.2μm的Active矩形;然后在這個矩形的邊上包圍一層N－Select層(覆蓋Active0.6μm);最后將Nwell的矩形拉長。完成后如圖5－21所示。

至此,一個PMOS的幅員就大致完成了。繪制NMOS管的步驟和繪制PMOS管的根本相同(新建一個名為NMOS的cell)。圖5－21襯底連接4.畫反相器

1)添加器件

現(xiàn)在添加反相器的P管和N管。在工具欄中選擇AddInstance或者按快捷鍵I,彈出添加器件對話框(CreateInstance),如圖5－22所示。按下Browse按鈕,出現(xiàn)BrowseLibrary對話框。在Library中選擇csm25rf,設(shè)Cell為pmos_tk(厚柵),View為layout。改變管子的柵長和寬:w=3μm,l=600nm,如圖5－22所示。然后在Le窗口中點擊鼠標(biāo)左鍵,添加一個P管。圖5－22添加器件對話框圖5－23P管和N管幅員2)添加矩形

在N管和P管之間需要用多晶硅來連接兩個管子的柵,如圖5－24所示。在LSW窗口中點擊POLY2(在chartered庫中利用poly2作為管子的柵),切換到Le窗口,利用鼠標(biāo)點擊工具欄中的下方倒數(shù)第二個按鈕或者按下R鍵,放大到兩個管子之間的地方,就可以開始畫矩形了。選擇的第一個點是P管柵的左下角,第二個點是N管柵的右上角,如圖5－24所示,就用多晶硅把兩個管子的柵連接到一起。

利用同樣的方法在輸出端用Metal1把兩個管子連接起來,該軟件的默認(rèn)設(shè)置是重復(fù)命令,即在畫完一個矩形后可以不執(zhí)行任何其他命令而繼續(xù)畫更多的矩形,按Esc鍵可以取消當(dāng)前命令。但一旦執(zhí)行下一個命令后,前一個命令將自動取消。圖5－24連接P管和N管的柵3)添加多邊形

在LSW窗口中選擇Metal1作為當(dāng)前圖層,在Create菜單下選擇Polygon或者按工具欄下方倒數(shù)第四個按鈕(或按快捷鍵Shift+P)進(jìn)入添加多邊形狀態(tài)。如果在先前UserPreferences對話框中選擇了OptionsDisplayedWhenCommandsStart(見圖5－16),那么可以看到一個新建多邊形的對話框,如圖5－25所示。圖5－25新建多邊形對話框4)添加電源連線

用鼠標(biāo)屢次點擊形成多邊形的多個頂點,就可以構(gòu)成一個封閉的圖像,如圖5－26所示。圖5－26添加電源線5)添加地線

添加地線后得到如圖5－27所示的粗略的幅員,對其還需要編輯才能不出現(xiàn)錯誤。圖5－27添加地線6)編輯幅員

通過拉伸可使得各個圖形相互對準(zhǔn)。在菜單欄選擇Edit→Stretch(或按快捷鍵S)或者按下工具欄的相應(yīng)按鈕,進(jìn)入到拉伸狀態(tài)。放大到要編輯的地方,選擇要調(diào)整的邊(不能把整個圖形選上),拖動鼠標(biāo)拉到適宜的地方,如圖5－28所示。注意:在這里執(zhí)行拉伸命令的時候需保證當(dāng)前沒有選中器件或者圖形。如果選中了圖形,那么相當(dāng)于執(zhí)行了移動命令。有一個小技巧:利用鼠標(biāo)右鍵可以放大自己需要看的地方,方法是先用鼠標(biāo)右鍵點中要放大的區(qū)域的右下角,按住并往左上角方向拖動,會有一個方形的邊框表示選擇的區(qū)域,如果看到該邊框已經(jīng)包圍了需要放大的區(qū)域,放開鼠標(biāo)右鍵,就放大了所選的區(qū)域。如果將鼠標(biāo)從左上角往右下角拖動,那么會起到縮小的作用。調(diào)整后的幅員如圖5－29所示。圖5－28拉伸編輯圖5－29調(diào)整后的幅員7)添加輸入端

反相器的輸入端應(yīng)該為金屬,所以要添加接觸孔。在菜單欄中選擇Create→Contact(或按快捷鍵O),彈出添加接觸孔的對話框,如圖5－30所示。在ContactType選項選擇M1_POLY2,點擊Hide按鈕,在Le視窗的適當(dāng)位置點擊添加接觸孔,這樣就得到一個漂亮的幅員,如圖5－31所示。設(shè)計完后將對幅員進(jìn)行驗證,這局部內(nèi)容見后續(xù)章節(jié)。圖5－30添加接觸孔對話框圖5－31設(shè)計完成后的幅員 5.2幅員設(shè)計

在產(chǎn)品開發(fā)過程中,有多種基于特定設(shè)計的設(shè)計流程,這里考慮一個通用概念上的流程。IC設(shè)計周期中各步驟的前后關(guān)系如圖5－32所示,從中可以看到幅員設(shè)計在芯片設(shè)計流程中所處的位置。

·首先,市場部通常會詳細(xì)規(guī)定需要開發(fā)的產(chǎn)品。

·然后，規(guī)定設(shè)計的結(jié)構(gòu)或者行為。電路設(shè)計工程師規(guī)定芯片的結(jié)構(gòu)以滿足市場和/或IDEA功能需求。圖5－32IC設(shè)計流程圖·系統(tǒng)仿真由一組工程師完成。電路設(shè)計工程師會對將要集成在最終芯片中的各個單獨模塊進(jìn)行定義和驗證。這一步驗證了上一步中規(guī)定的結(jié)構(gòu)是否合理,并清楚地定義了需要進(jìn)一步實現(xiàn)的可處理的模塊。

·電路設(shè)計組將完成所有的數(shù)字和模擬仿真,以驗證電路的方案和門的連接,以及門的尺寸(為了滿足時序標(biāo)準(zhǔn))。電路設(shè)計組需要和幅員設(shè)計組進(jìn)行交流,幅員設(shè)計組會使電路適合芯片的幅員布局?！し鶈T設(shè)計由幅員設(shè)計工程師完成。他們的工作包括畫出器件和互連線,對于所有的模塊,利用電路設(shè)計組生成的電路圖來實現(xiàn)晶體管、基底連接及互連(使用1~6層金屬)等?？梢源笠?guī)模生產(chǎn)的最終設(shè)計是整個芯片的幅員。

·在第一塊晶圓制造出來后,測試組就要開始嘗試測試芯片。首先,他們將檢查工藝參數(shù)是否在可以接受的誤差范圍內(nèi)。下一步是使用工程測試儀來測試芯片,以便找出所有違規(guī)情況,并嘗試現(xiàn)場解決這些問題。圖5－32只是一個概念上的流程。實際中,在通過不同的設(shè)計階段時會有很多的反復(fù)設(shè)計和設(shè)計上的迭代。很多不同的因素會引起設(shè)計上的改變,包括很多來自于幅員上的限制或者約束。

數(shù)字和模擬幅員設(shè)計既有相同之處也有不同之處,它們的設(shè)計總原那么為:既要充分利用硅片面積,又要在工藝條件允許的限度內(nèi)盡可能提高成品率;幅員面積(包括壓焊點在內(nèi))盡可能小而接近方形,以減少每個電路的實際占用面積。生產(chǎn)實踐說明,當(dāng)芯片面積降低10%時,每個大圓片上的管芯成品率可以提高15％~25%。幅員設(shè)計時所應(yīng)遵循的一般原那么是：(1)隔離區(qū)的數(shù)目盡可能少。PN結(jié)的隔離框面積約為管芯面積的1/3,隔離區(qū)數(shù)目少,有利于減小芯片面積。集電極電位相同的晶體管,可以放在同一隔離區(qū)。二極管按晶體管原那么處理。全部電阻可以放在同一隔離區(qū)內(nèi),但隔離區(qū)不宜太大,否那么會造成漏電大、耐壓低。為了走線方便,電阻也可以分別放在幾個隔離區(qū)內(nèi)。各壓焊塊(地壓焊塊除外)都放在隔離區(qū)內(nèi),以防止壓焊時壓穿SiO2,造成與襯底短路。管芯外圍也要進(jìn)行大面積隔離擴散,以減少輸入端鉗位二極管的串聯(lián)電阻。(2)注意防止各種寄生效應(yīng)。隔離槽要接電路最負(fù)電位,電阻島的外延層接最高電位。這是保證PN結(jié)隔離效果的必要條件,以使PN結(jié)隔離區(qū)始終處于反偏置狀態(tài)。輸入與輸出端應(yīng)盡可能遠(yuǎn)離,以防止發(fā)生不應(yīng)有的影響。電阻等發(fā)熱元件要放在芯片中央。芯片的溫度分布要均勻。(3)設(shè)計鋁條時,希望鋁條盡量短而寬。鋁條本身也要引入串聯(lián)電阻,因此也需計算鋁條引入的串聯(lián)電阻對線路的影響。鋁條不能相交,在必須相交時,可讓一條或幾條鋁條通過多發(fā)射極管的發(fā)射極區(qū)間或發(fā)射區(qū)與基區(qū)區(qū)間,也可從電阻上穿過,但不應(yīng)跨過三次氧化層。必須采用“磷橋〞穿接時,要計算“磷橋〞引入的附加電阻對電路特性的影響。一般不允許“磷橋〞加在地線上。應(yīng)盡可能防止使用擴散條串穿接方式,因為擴散條不僅會帶來附加電阻和寄生電容,同時還要占據(jù)一定的面積。在LSI中,當(dāng)一層布線無法保證實現(xiàn)元件之間必要的連接時,普遍使用多層布線。鋁條壓焊點電極要有合理的分布,應(yīng)符合引出腳排列。(4)保證元件的對稱性。參數(shù)要求一致的元件,應(yīng)放在鄰近的區(qū)域。幾何結(jié)構(gòu)盡可能對稱,不能只考慮走線方便而破壞對稱性。

(5)接地孔盡可能開大些。凡需接地的發(fā)射極、電阻等,不能只靠在隔離槽上開的接觸孔接地,要盡可能讓地線直接通過該處。接地線盡可能地沿隔離槽走線。接電源的引線應(yīng)短而寬,接UDD的電源孔應(yīng)盡可能開大些。集電極等擴磷孔應(yīng)比其他接觸孔大。

(6)鋁條適當(dāng)蓋住接觸孔(一般每邊覆蓋2μm),在位置空的地方可多覆蓋一些;走線太緊時,也可只覆蓋一邊。(7)為了在減小幅員面積的同時又使走線方便、布局合理,各電阻的形狀可以靈活多樣,小電阻可用隱埋電阻。各管電極的位置可以平放或立放。

(8)但凡可能,所設(shè)計的電路應(yīng)留有適當(dāng)?shù)倪^載能力,并防止使用易損壞的元件。

(9)壓焊塊的數(shù)目以及排列順序應(yīng)該與外殼引出腳排列相符合,電極分布應(yīng)均勻。(10)確定光刻的根本尺寸。根據(jù)工藝水平和光刻精度定出圖形及各個擴散間距的最小尺寸,其中最為關(guān)鍵的是發(fā)射極接觸孔的尺寸和套刻間距。集成晶體管是由一系列相互套合的圖形組成的,其中最小的圖形尺寸是發(fā)射極接觸孔的寬度,所以往往選用設(shè)計規(guī)那么中的最小圖形尺寸作為發(fā)射極接觸孔,其他圖形都是在此根底上考慮圖形間的最小間距進(jìn)行逐步套合、放大的。最小圖形尺寸受到掩膜對中容差、擴散過程中的橫向擴散、耗盡層擴展等多種因素的限制。1.平面布局(Floorplanning)

在布局和布線工具中要用到的第一個軟件稱為平面布局工具。這個工具將在平面上畫出功能區(qū)域,確定這些區(qū)域間的連接關(guān)系以及I/O壓焊塊的位置,并反響有關(guān)平面布局在進(jìn)行布線時的信息。平面布局工具從編譯軟件產(chǎn)生的網(wǎng)表文件中獲取它所需要的連接關(guān)系和門的信息。1)功能塊的布局

通常,芯片將被劃分成不同的功能區(qū)。例如,如果設(shè)計的是一個大的數(shù)字芯片,那么在芯片上可能會有微處理器單元(MPU),也許有一個浮點單元(FPU),還可能有一個RAM模塊和一個ROM模塊。

每一個功能區(qū)放在哪里是由設(shè)計者而不是計算機來決定的。可以把微處理器所有的門放在左下角,把RAM所有的門放在右上角,如圖5－33所示。當(dāng)然,這樣的布局有可能發(fā)生改變。圖5－33芯片功能塊布置2)門的分組

一旦確定了功能區(qū),要做的第一件事就是把每一模塊中的門在一定程度上放在一起。例如,不希望FPU的門散布在ROM或RAM模塊的各處。所有相關(guān)的門應(yīng)當(dāng)相互間就近放置。

平面布局工具可把相關(guān)的門放在一起,但每個門確實切位置在此時還無法確定,因為可能在以后的某個時候需要改變模塊的位置。所以在目前確定大致的相鄰位置就可以了。3)模塊級的連接關(guān)系

平面布局工具將布置芯片的輸入和輸出(I/O)單元。例如,假設(shè)希望所有通往FPU的輸入都靠近左上角的FPU模塊,有些工具會自動把I/O單元放在適宜的區(qū)域,如圖5－34所示,而另一些工具將根據(jù)所確定的布局來反響相應(yīng)的圖形信息。

平面布局工具還顯示了模塊之間必需的布線連接,例如它將顯示FPU和RAM模塊之間的連接。圖5－34輸入和輸出各放置在適當(dāng)單元模塊附近4)使用飛線

通常,平面布局工具會顯示從每一個模塊連至I/O壓焊塊和其他模塊的所有導(dǎo)線。這些數(shù)不清的導(dǎo)線就是大多數(shù)設(shè)計工具提到的所謂飛線。

在計算機屏幕上按動鼠標(biāo)選中、拖動和調(diào)整模塊時,會看到所有這些導(dǎo)線的連接會隨著光標(biāo)同時移動。如果這些飛線變得交叉雜亂,那么電路就很難布線;而如果沒有這些交叉的飛線,布線將會很容易,如圖5－35所示。應(yīng)該改變模塊的平面布局,使飛線看上去盡可能干凈整齊和容易布線。這可能需要重新安排整個功能區(qū);或者把一個小模塊移到另一邊,并把它安排在兩個大模塊之間;或者把位于中間的一個模塊放到邊上,或是把一個外邊的模塊放到中間。

當(dāng)最終得到一個布線簡單、適宜的模塊分布圖時,把該平面布局輸出文件保存起來。圖5－35飛線一定要布置整齊5)時序檢查

由于最終的平面布局輸出文件說明了各個門的總體位置,平面布局工具就會知道所有導(dǎo)線的大致長度。對這些導(dǎo)線長度的估計是根據(jù)數(shù)字電路庫中的實際尺寸做出的。

利用這些信息,平面布局工具可以輸出一個包含有導(dǎo)線估計長度的文件,并送回數(shù)字電路模擬器中,通過進(jìn)行一些模擬,來確定估計的線長對數(shù)字電路會有什么影響。必須檢查由于長導(dǎo)線使電路信號減慢太多從而對電路時序產(chǎn)生的影響有多大。如果導(dǎo)線長度確實影響了電路的時序,那么電路設(shè)計者就需要根據(jù)平面布局修改其設(shè)計,此時需要修改網(wǎng)表。例如,可能在模塊中放上一個強度更大的單元來驅(qū)動額外的導(dǎo)線電容。在設(shè)計者更好地安排了設(shè)計之后,就會發(fā)現(xiàn)這一設(shè)計不僅更容易布線,而且最終也會使芯片更好地工作。如圖5－36所示,經(jīng)過幾次這樣的平面設(shè)計和時序檢查的反復(fù)之后,模擬器的時序要求將得到滿足。在確定了一個滿意的設(shè)計后,就進(jìn)入了一個新的階段——將器件固定到位。圖5－36平面布局/時序驗證的過程2.布置

在確定了設(shè)計后,可以用一個布置工具把每一模塊中所有的邏輯門固定在它們確切的位置上,然后按照一個精確的最終布線方案,利用布線工具把這些門連接起來。布置工具和布線工具是布線工具包中的兩組程序。

布置軟件首先選出一個模塊開始工作,然后尋找與這一模塊相關(guān)的部件。比方,它發(fā)現(xiàn)有5000個門與一個浮點單元相關(guān),它可能會巡視一下這5000個門,然后看到網(wǎng)表中有25個門是連在一起的,所以盡可能把這些門放得近一些。接著,布置軟件繼續(xù)根據(jù)邏輯門的連接關(guān)系和平面布局工具的輸出文件來安排它們的位置。最初的布置方案可能需要修改很屢次。每次布置改進(jìn)一點,直到得到的布置容易布線為止。這個最終的布置大致上決定了最終的幅員。

已有許多布置工具可以根據(jù)設(shè)計中信號的時序要求來確定門的布置。這種布置方法稱為時序驅(qū)動幅員設(shè)計,它已成為通用的方法。由這種方法生成的最終結(jié)果通常遠(yuǎn)比傳統(tǒng)的方法好很多。

不僅是芯片中的門,所有的I/O驅(qū)動器也在此時布置。I/O驅(qū)動器是一些特殊的單元,它們將驅(qū)動輸入信號,提供輸出,并包括了ESD保護和測試電路。3.標(biāo)準(zhǔn)網(wǎng)格

標(biāo)準(zhǔn)幅員系統(tǒng)使每樣?xùn)|西都以一個標(biāo)準(zhǔn)網(wǎng)格作為對準(zhǔn)的根底,實現(xiàn)自動布線并保證標(biāo)準(zhǔn)單元整體布置的可操作性。如果統(tǒng)一設(shè)計單元既注意與網(wǎng)格對準(zhǔn)又遵循其他規(guī)那么,就可以使用自動設(shè)計工具自由地支配布局和布線。

經(jīng)典的布線器以網(wǎng)格為根底。一個網(wǎng)格式布線器要遵循兩個約束條件:它的導(dǎo)線只能有幾種固定的寬度并且只能放在預(yù)先確定坐標(biāo)的網(wǎng)格上;必須遵循對準(zhǔn)網(wǎng)格的規(guī)那么,不能在網(wǎng)格式系統(tǒng)中進(jìn)行隨意設(shè)計。沿網(wǎng)格線布線限制了可能的布線方式,但它可以用自開工具來進(jìn)行布線(如圖5－37所示),并且能使這些工具盡其所能。一個網(wǎng)格式布線器完全依賴于這些網(wǎng)格進(jìn)行工作。圖5－37自動布線器以網(wǎng)格線為中心布線4.網(wǎng)格式布線系統(tǒng)要求的庫設(shè)計規(guī)那么

在采用一個網(wǎng)格式布線器時,需要有一套規(guī)那么來標(biāo)準(zhǔn)與幅員設(shè)計相關(guān)的每一樣?xùn)|西。一般要根據(jù)這些規(guī)那么來建立一個完整的單元庫。每一個單元、每一個門,總之每一樣?xùn)|西都必須符合這些規(guī)那么。

1)對齊輸入和輸出

必須以同樣的方式使標(biāo)準(zhǔn)單元庫中的所有部件都與網(wǎng)格相匹配。導(dǎo)線、單元、交點等所有的幅員對象都必須服從如對齊和間距這樣的一些規(guī)那么,否那么,就不能保證自動布線系統(tǒng)在DRC和LVS時沒有問題。2)高度固定,寬度可變

每一個門有多種不同尺寸的電源軌線,并且門的高度也各不相同,那么即使所有的門都對齊網(wǎng)格,布線也會非?；靵y,軟件也很難運行。注意圖5－38中這些小尺寸、中尺寸和大尺寸的反相器如何使電源線拐來拐去。因此,為了保持結(jié)構(gòu)的統(tǒng)一,需迫使所有的門都必須服從固定高度設(shè)置。一個規(guī)定的固定單元高度控制著整個庫。

采用高度固定的庫有一個優(yōu)點:如果把所有的邏輯門一個挨一個地擺放,那么電源軌線就很容易布線。事實上,可以讓每一個單元與它相鄰的一個單元恰好對接,這樣就不必專門連接電源軌線了,因為它們已經(jīng)連在了一起。圖5－38不同高度的幅員單元對于數(shù)字幅員,特別是標(biāo)準(zhǔn)單元幅員,因為受布局布線工具的約束,單元高度固定、寬度可變是唯一可行的工作方式。這一方法可保證將所有這些單元互相并排放置,因而DRC不會出現(xiàn)問題。它在整個數(shù)字幅員領(lǐng)域是非常通用的技術(shù),所遇到的大多數(shù)庫都是高度固定、寬度可變的。只要從按網(wǎng)格建立的庫中找到所要的單元,然后讓它們就位就可以了。

高度固定、寬度可變這一技術(shù)在模擬幅員設(shè)計中也非常有用。人們甚至在設(shè)計全定制的模擬電路時也會用到它。例如,在設(shè)計中需要重復(fù)用許多尺寸相近的單元,那么也可以用這一方法使單元布局布線更容易一些。通過建立起一排排和一列列單元,使電源線和布線通道相鄰接,可以像處理數(shù)字幅員那樣來處理它們。3)半網(wǎng)格單元尺寸

把相鄰的單元相互對接起來,無需導(dǎo)線就可以把電源軌線或N阱連接起來,正好形成了一條長帶。然而,如果把相鄰的單元對接,很可能會把相鄰元件的內(nèi)部部件也對接起來。這樣做是不允許的,因為內(nèi)部部件必須服從它們的最小間距規(guī)那么。但如果內(nèi)部器件離每一個單元的邊緣足夠遠(yuǎn),那么就可以自由地把相鄰的單元對接在一起了。

如果內(nèi)部器件離每一個單元的邊緣不夠遠(yuǎn),有一個非常方便而且最為有效的方法來解決這一問題。如圖5－39所示,讓所有內(nèi)部導(dǎo)線都處于網(wǎng)格上,然后使相互對接單元的邊沿落在兩條網(wǎng)格線的中間,即處于半個網(wǎng)格的位置上。這樣就保證了金屬線相互間正好能保持所需要的最小間距。圖5－39金屬線落在網(wǎng)格上,單元邊沿落在網(wǎng)格線的中間5.布線

在邏輯門和I/O單元各就其位之后,就可以開始把每一局部用導(dǎo)線連接在一起。

布線軟件有兩個要優(yōu)先布線的網(wǎng)絡(luò)——供電網(wǎng)絡(luò)和時鐘信號網(wǎng)絡(luò)。它將首先對這兩種網(wǎng)絡(luò)布線,因為它們是最關(guān)鍵的。

在電源軌線和時鐘信號就位后,布線軟件將繼續(xù)對電路的其余局部布線,并可以從任何關(guān)鍵的電路開始。

下面按重要性的順序考慮具體的布線。1)供電網(wǎng)絡(luò)

把電源連至各邏輯門有一定的規(guī)那么。電源線必須以某一處為中心并按一定方向走線。如圖5－40所示,導(dǎo)線從各個邏輯門的中間穿過。當(dāng)然,自動布線時可以在任何時候進(jìn)行干預(yù):可能希望對電源布線做一些特別的處理;也可能要把某個模塊移動一下位置;或是在電路的某一局部增加額外的電源線,因為這一區(qū)域在某些情況下會需要較大的供電。了解電路的功能就能做出這些決定。布線軟件由網(wǎng)表驅(qū)動,而網(wǎng)表了解每一個部件。因此,在布線工具完成供電網(wǎng)絡(luò)的布線之后會自動報告。圖5－40電源軌線通過邏輯門2)搭接

注意圖5－41中位于最右上角深色的單元,它離UDD輸入壓焊塊最遠(yuǎn)。電源從左下角進(jìn)入電路,必定要經(jīng)過所有的軌線。可以看到,電源電流要經(jīng)過許多串聯(lián)的金屬線才能到達(dá)右上角這個最末端的小單元,所以其導(dǎo)線電阻大。圖5－41距離UDD壓焊塊遠(yuǎn)的導(dǎo)線電阻大另一個深色的離壓焊塊最近的單元由于離得近,因此所經(jīng)過的電阻就小得多。用金屬線與電源軌線交叉搭接,就得到了一個并聯(lián)多路徑的大網(wǎng)絡(luò),見圖5－42,由于電阻被并聯(lián)了起來,因此總電阻降低了。圖5－42搭接軌線把搭接線和軌線在芯片上鋪開,用更多的并行路徑給芯片供電。當(dāng)然,路徑越多越好。在電源布線軟件中要求電源線有相同的間距。它規(guī)定,不管是否需要,每隔一定距離(如60μm或100μm)都要有一條搭接線。然而,較新的布線工具在布置供電搭接線之前要先看一下單元中的驅(qū)動強度。如果在某一區(qū)域集中了很多大驅(qū)動強度的單元,就會需要較多的功率。于是經(jīng)過計算,布線器就會在這一區(qū)域放上更多的供電搭接線。3)時鐘網(wǎng)絡(luò)布線

一旦完成了電源軌線的布置,軟件通常會提供一個專門的工具來連接所有的時鐘網(wǎng)絡(luò)。

可以采用許多工具來布線時鐘網(wǎng)絡(luò),每一種工具都有它自己特別的工作方式。如果只能用手工來布線時鐘網(wǎng)絡(luò),那么可采用中心時鐘主干線方法。如圖5－43所示,電路中通常會有一個具有足夠驅(qū)動強度的時鐘驅(qū)動單元,用來驅(qū)動最高一層的時鐘緩沖器。把這個單元放在設(shè)計的中心處,然后建立一個大的中心干線,由它分支來連接所有的時鐘緩沖器。隨著網(wǎng)絡(luò)由主驅(qū)動器向外越伸越遠(yuǎn),它不斷分叉出越來越多和越來越細(xì)的分支。外圍分支上的導(dǎo)線寬度也變得越來越窄。大的中心區(qū)域就像一根粗壯的樹干,因此命名此方法為中心時鐘主干線方法。

中心時鐘主干線方法很容易布線,時鐘信號的分布也會變得非常容易。圖5－43用中心時鐘主干線方法布線時鐘網(wǎng)絡(luò)4)其他關(guān)鍵網(wǎng)絡(luò)

首先對最為擔(dān)憂的網(wǎng)絡(luò)進(jìn)行布線,也許還會采用手工布線。設(shè)計者應(yīng)當(dāng)?shù)玫揭粋€說明芯片關(guān)鍵網(wǎng)絡(luò)的清單。把關(guān)鍵網(wǎng)絡(luò)的文件送入自動布線器,它就開始工作。在布線還比較容易的時候先處理這些關(guān)鍵網(wǎng)絡(luò),然后再完成芯片的大局部布線。同樣,也可以隨時進(jìn)行干預(yù),直到所有的關(guān)鍵網(wǎng)絡(luò)完全到達(dá)要求。5)其余網(wǎng)絡(luò)

最后要做的是布線電路中余下的局部。有時,布線工具自己會知道如何自動布線剩下的每一局部。完成一個很大的芯片的布線可能需要好幾天的時間。6)手工完成布線

當(dāng)自動布線工具盡其所能完成其工作后,也許已經(jīng)完成了芯片上所有的布線,但是也許還沒有完成芯片上的所有布線。通常,布線器對某些區(qū)域束手無策,它可能會“進(jìn)入〞某些“死胡同〞中,然后就停止布線,這時可以通過布線器查看還有多少網(wǎng)絡(luò)沒有完成。設(shè)計者常常不得不拆開某些網(wǎng)絡(luò),移動周圍的部件,依靠人工干預(yù)來完成所有的網(wǎng)絡(luò)和那些計算機無能為力的布線工作。

例如,布線器報告有5個網(wǎng)絡(luò)處理不了。它會標(biāo)注出這些尚未布線的網(wǎng)絡(luò)的位置。注意這些計算機無法布線的引線端所在的區(qū)域,通常能發(fā)現(xiàn)布線器已在這些區(qū)域附近放置了導(dǎo)線,它停下來是因為有一大堆東西擋住了去路。這常常是一些非常明顯的東西,比方一些前面布線過的網(wǎng)絡(luò)。通常只需要移去某些擋路的導(dǎo)線或稍稍重新布一下線就可以釋放出一些區(qū)域,然后就可以在需要的地方正常布線了。自動布線工具多半不會在第一次通過時就100%地完成布線,常常要手工預(yù)先布線某些信號,這樣就能節(jié)省許多時間。有時,如果芯片尺寸太小,也許完全無法布線。比方不能在一個100μm的空間放置5000條導(dǎo)線?；蛘咭苍S有許多空間,但是有太多的網(wǎng)絡(luò)交叉或者是平面布局很糟。在這種情況下,就需要回到平面布局,并從草圖開始重新工作。

最后,所有的門都連接起來了,這時可以讓計算機輸出一個布線文件,這個文件會顯示實際的導(dǎo)線長度和實際的導(dǎo)線電容。這些數(shù)據(jù)已不需要再調(diào)整,也不需要再估計,它們是最終的真實數(shù)據(jù)。6.預(yù)制門陣列芯片

以上所有技術(shù)也可用于一種稱為門陣列的特殊芯片。門陣列是一種預(yù)先定義并已局部預(yù)先制造出來的芯片,它實際上是許多邏輯門的陣列。半導(dǎo)體制造商將圓片加工到淀積金屬層之前,就不再加工并就此存放起來,直到需要時再啟用。門陣列仍需要使用平面布局工具、布置工具和布線工具來布局、布線,但是不必布置任何擴散區(qū)或多晶硅,只需布置金屬層和接觸層。這類芯片對于測試樣品電路非常有用。加工一個門陣列只需要幾個星期的時間,因為只需要完成工藝的最后幾步。一般只能從幾種尺寸固定的門陣列芯片中進(jìn)行選擇,有小型的、中型的和大型的。制造商可能會給出含有5000個門、10000個門及50000個門的門陣列,需要從這些尺寸中進(jìn)行挑選。如果設(shè)計含有30000個門,但供給商并沒有30000門的門陣列,就不得不采用更大的尺寸,如50000門的門陣列,這會浪費許多空間。并且50000門的門陣列可能會提供150個I/O壓焊塊,而設(shè)計中只需要50個I/O壓焊塊,這也將造成空間的浪費。

完成邏輯設(shè)計,并且已經(jīng)用門陣列證明了設(shè)計設(shè)想時,就可以把設(shè)計轉(zhuǎn)為真正確定的器件。7.驗證

驗證分設(shè)計驗證和物理驗證。

1)設(shè)計驗證

把新的布線文件再次送回到負(fù)責(zé)模擬的人員那里,這次是用實際的布線數(shù)據(jù)來模擬,不再是估計值。如果工具足夠好而且模型也足夠好,那么布線就會很好。如果布線工具完成得不好,或工作做得不好,那么電路設(shè)計者也許不得不再次修改設(shè)計。如果需要重新設(shè)計,并不意味著以前的工作全白做。設(shè)計團隊可能會保存一些原有的工作,只需參加一些新的邏輯,去掉一些單元,然后再重新布線。然而,有時可能必須重新做一遍。數(shù)字掩膜設(shè)計者不必親手去掉一兩個門并替換它們,而是運行工具和軟件進(jìn)行一些修改,軟件有足夠的智能來參加新的連接并進(jìn)行大多數(shù)的重構(gòu)工作。一個好的幅員設(shè)計者必須對工具非常熟悉,并知道它們在電路中的用途。一個優(yōu)秀的掩膜設(shè)計者如果了解電路工作的一些細(xì)節(jié),就能預(yù)先解決一些可能會出現(xiàn)的問題,從而從一開始就能布置出一個好的平面布局來。

最后,當(dāng)所有的布局、布線工作都已完成,且芯片也經(jīng)過了重新模擬,這時就完成了芯片的高層次幅員,即已把根本數(shù)據(jù)從一個概念性的格式轉(zhuǎn)化為了一個真正的掩膜設(shè)計。2)物理驗證

至設(shè)計驗證完成,只是根據(jù)輸入和輸出來進(jìn)行布局、布線,從而完成設(shè)計工作,但還未涉及到真正的晶體管,也不了解里面具體是什么。下面將介紹這些器件符號的物理驗證。(1)GDSⅡ文件。

為了完成掩膜設(shè)計,將用到這個抽象的高層次的根本數(shù)據(jù)文件,并以真正的邏輯門來代替這些數(shù)據(jù)文件。使用布局和布線工具提供的數(shù)據(jù)把來自實際單元庫中的部件替代為抽象部件時,就得到了一個芯片的GDSⅡ字符串文件,如圖5－44所示。這個文件中包含了所有的部件、單元的所有連接及所有的通孔等。圖5－44根本數(shù)據(jù)和實際晶體管融合產(chǎn)生一個GDSⅡ文件(2)DRC和LVS檢查。

在生成最后的GDSⅡ輸出文件時,芯片設(shè)計已經(jīng)經(jīng)過無數(shù)次操作了。一旦得到了GDSⅡ字符串文件,就要運行檢查程序以保證布線完整無誤。這時,運用設(shè)計規(guī)那么檢查(DesignRuleCheck,DRC)軟件來檢查所有的工藝設(shè)計規(guī)那么,檢查布線和晶體管的連接關(guān)系是否符合網(wǎng)表中定義的連接要求。運用幅員與電路圖比照(LayoutVersusSchematic,LVS)軟件來進(jìn)行連接關(guān)系的檢查,如圖5－45所示。圖5－45檢查設(shè)計工作模擬電路的幅員設(shè)計

1.數(shù)字技巧和模擬技巧的比照

數(shù)字掩膜設(shè)計和模擬掩膜設(shè)計正在融合。隨著微處理器時鐘頻率的不斷提高,CMOS數(shù)字芯片變得越來越像一個模擬電路。同時,對模擬幅員設(shè)計者來說,數(shù)字領(lǐng)域常用的標(biāo)準(zhǔn)化技術(shù)也是極有價值的。大多數(shù)技術(shù)在某種程度上都可以用于這兩個領(lǐng)域。因此,所采用的這些技術(shù)在數(shù)字掩膜設(shè)計和模擬掩膜設(shè)計之間不一定要有很大的差異。數(shù)字和模擬掩膜設(shè)計之間的一些比較明顯的差異如下:

(1)規(guī)模不同。在數(shù)字IC中,一個芯片上可能會有1000萬個挨在一起的反相器。而在模擬IC上將看不到1000萬個放大器,也許只有三個或四個。

(2)主要目標(biāo)不同。設(shè)計CMOS數(shù)字芯片時,主要目標(biāo)是優(yōu)化芯片的存儲和提高密集度。例如,需要保證數(shù)字反相器盡可能很小。一個反相器可以比需要的只大10%,但是當(dāng)有1000萬個這樣的反相器合在一起時,整個芯片就會顯著變大,芯片本錢將太高,掩膜設(shè)計者的工作將沒有價值。在模擬設(shè)計中,無論是CMOS還是雙極型電路,主要目標(biāo)并不是芯片的尺寸,而是優(yōu)化電路的性能、匹配程度、速度和各種功能。自然,面積在某種程度上仍然是一個問題,但不再是壓倒一切的問題。在模擬掩膜設(shè)計中,性能比尺寸更為重要。(3)團隊工作方式不同。當(dāng)一個數(shù)字工程到了一定程度時,掩膜設(shè)計者就可以完全獨立地工作,不需要與他人交流。他要知道的全部信息就是輸入、輸出和供電軌線的位置。然而,在進(jìn)行一個模擬工程時,需要做的第一件事就是與電路設(shè)計者交流。如果不知道必須留出多大的面積用作屏蔽或匹配,或特別地放置方向,亦或是需要特別地配備雙信號線以傳送差分信號,那么就不能著手布置導(dǎo)線。在開始工作之前有太多的信息需要去了解。即使在已經(jīng)有了初步的平面布局設(shè)想之后,在整個工程從頭到尾的設(shè)計中仍需要繼續(xù)與整個設(shè)計團隊溝通。要不斷地與電路設(shè)計者交換意見,傾聽他們的反響意見,確保選用的方案能使電路到達(dá)最優(yōu)性能。(4)完成進(jìn)度不同。在數(shù)字掩膜設(shè)計工程中,芯片的絕大局部電路往往在開始進(jìn)行芯片幅員工作時已經(jīng)設(shè)計完畢。在模擬掩膜設(shè)計中,電路設(shè)計往往與單元模塊的幅員設(shè)計同步進(jìn)行。因為此時關(guān)于最終的電路究竟會是什么樣子還有許多不確定因素。設(shè)計者將被要求根據(jù)設(shè)計工程師們的描述,嚴(yán)格按照進(jìn)度和所要求的芯片尺寸進(jìn)行工作。

(5)創(chuàng)新要求不同。在數(shù)字電路設(shè)計中,電路的大局部已經(jīng)設(shè)計過,幅員也已完成過許屢次。與此正好相反,模擬芯片設(shè)計的每一局部電路或幅員過去幾乎從未設(shè)計過,設(shè)計者總是在創(chuàng)新,每一個工程都要涉及過去從未有過的問題。(6)約束條件不同。在CMOS數(shù)字幅員設(shè)計的設(shè)計中,對一個新的電路設(shè)計圖首先要考慮如下問題:標(biāo)準(zhǔn)單元高度、網(wǎng)格大小、水平金屬線層次、垂直金屬線層次以及其他需要遵守的規(guī)那么。如果遵循了這些詳細(xì)的有關(guān)單元高度、網(wǎng)格以及所有的程序規(guī)那么,就能成功地完成DRC沒有問題的數(shù)字芯片。但是在模擬電路中情況就大不一樣了,這里幾乎沒有什么規(guī)那么,更關(guān)心的將是電路的性能如何,而不是那些為了保證單元能放到一起的過于細(xì)小的規(guī)那么。

在規(guī)那么方面,所有那些在數(shù)字掩膜設(shè)計中必須服從的規(guī)那么在模擬掩膜設(shè)計中可以有很多項選擇擇,可以采用也可以不采用它們中的任何一個。(7)對電路技術(shù)理解程度的要求不同。

模擬掩膜設(shè)計更關(guān)心優(yōu)化電路性能的問題,所以模擬掩膜設(shè)計者比純數(shù)字掩膜設(shè)計者需要多知道一點有關(guān)電路的技術(shù),應(yīng)當(dāng)更了解電路如何工作,更了解電壓和電流以及它們相互間的關(guān)系,應(yīng)當(dāng)知道為什么差分對需要相互匹配,了解有關(guān)信號流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。2.模擬電路的幾個關(guān)鍵問題

一個模擬電路幅員設(shè)計者第一次接到設(shè)計任務(wù),例如把如圖5－46所示的一個CMOS運算放大器電路畫成幅員,應(yīng)當(dāng)從何處著手呢？需要了解什么、詢問哪些問題呢？此時需要與電路設(shè)計者交流,以了解以下幾個關(guān)鍵問題,這些問題的答案將會對幅員的設(shè)計起重要作用。圖5－46運算放大器電路首先,要清楚這個電路是做什么用的。電路設(shè)計者將答復(fù):這是一個放大器。這樣一個簡單的答復(fù)可能就是所需要的一切。對于模擬幅員設(shè)計的新手,可能不明白放大器是什么或不明白它對設(shè)計幅員有什么影響。如果是這樣,那么就應(yīng)該繼續(xù)問:什么是放大器？它的增益、工作頻率、帶寬為多大？而且了解電路的功能對幅員設(shè)計至關(guān)重要。電路功能決定了將來如何來處理這樣一些問題,如匹配、布局、對稱、保護方法、I/O導(dǎo)線的位置等。其次,還需詢問這個電路需要多大的電流。得到的答復(fù)將影響許多器件的選擇、許多金屬線尺寸的選擇,并在一定程度上影響布置方案。這些都是非常重要的決定。

需要問的第三個重要問題是有哪些匹配要求。電路設(shè)計者會答復(fù),這是個兩輸入器件,VM2和VM3需要匹配的非常好。得到各種匹配相關(guān)問題的答復(fù)后,幅員設(shè)計者就開始從匹配的角度來決定需要做什么,然后就采用需要的各種匹配技術(shù)。3.模擬電路幅員中的常用技術(shù)

1)匹配

匹配在幅員設(shè)計中是非常重要的。一個從匹配角度來看很差的幅員可能會毀掉一個很好的設(shè)計。相反,一個優(yōu)秀的幅員可以大大地提升一個設(shè)計。什么時候應(yīng)當(dāng)在幅員中運用匹配技術(shù)呢？這就需要與電路設(shè)計者交流。保證所有的匹配問題都被注意到的最好方法,是在電路圖上能看到所有這些匹配的信息。如果電路設(shè)計者希望一對晶體管很好地匹配,他應(yīng)當(dāng)寫在電路圖上。如果沒有這樣做,那他就會冒所設(shè)計的電路不能很好工作的風(fēng)險。然而,即使在設(shè)計圖上什么也沒寫,仍然有一些規(guī)那么是一個幅員設(shè)計者在所有的幅員工作中都可以使用的根本規(guī)那么。如果遵守這些規(guī)那么,就能自然而然地實現(xiàn)某些合理的匹配。(1)簡單匹配。有幾個簡單的匹配規(guī)那么:第一是使器件靠近;第二是注意周圍的器件的影響;第三是保持器件的方向一致。如果在所有的幅員設(shè)計中都遵守這三條根本規(guī)那么,就肯定能得到相當(dāng)好的匹配。

(2)交叉器件。

①指狀交叉:把兩組器件相互靠近,方向一致且使它們交叉排列,如圖5－47所示。圖5－47指狀交叉部件的布線②四方交叉:為了使器件到達(dá)更好的匹配,把每個器件分為兩半,然后把它們成對角放置,如圖5－48所示。例如，四方交叉雙極型器件的幅員如圖5－49所示。圖5－48四方交叉的對角布置圖5－49四方交叉雙極晶體管的幅員③經(jīng)濟型四方交叉:比四方交叉更為簡單,且能產(chǎn)生良好的性能。完成這一線性形式的幅員所需的時間較少并能節(jié)省空間,器件排列如圖5－50所示。圖5－50經(jīng)濟型四方交叉的幅員2)噪聲問題

噪聲在集成電路中可以成為一個很大的問題,它可能毀掉一個芯片,特別是當(dāng)電路是一個要接收某一很弱信號的非常敏感的電路,而它又位于一個進(jìn)行著各種計算、控制邏輯和頻繁切換的電路旁邊的時候。必須特別注意幅員和平面布局,盡可能多地了解如何消減噪聲是非常關(guān)鍵的。

(1)襯底接觸。如果襯底接觸是接地的,那么當(dāng)噪聲企圖通過襯底從模塊離開時,如圖5－51所示,任何噪聲電壓和電流都很有可能被吸引到襯底。圖5－51噪聲接地(2)模塊合理安排位置。

同一種芯片的兩種平面布局如圖5－52所示。在左面最初的平面布置中,把安靜局部和噪聲局部靠在了一起。但是,如果可以的話,采用右面的平面圖的布局遠(yuǎn)比前一種好的多。這一布局技術(shù)應(yīng)當(dāng)成為一個好的掩膜設(shè)計者的日常習(xí)慣。時間長了,就會不假思索地自動把噪聲電路和安靜電路遠(yuǎn)離放置(如大功率管和基準(zhǔn)模塊)。圖5－52把噪聲電路和安靜的電路遠(yuǎn)離放置(3)差分信號。

差分電路是一種用來檢測兩個同一來源的特殊走線的信號之差的設(shè)計技術(shù)。兩條導(dǎo)線自始至終并排排列,每條傳遞同樣的信息,但信息的狀態(tài)相反。如果有噪聲進(jìn)入這兩條信號線,由于噪聲會以同樣的幅度同時發(fā)生在兩條導(dǎo)線上,因此最終兩條導(dǎo)線上的信號相減消除了噪聲,如圖5－53所示。差分邏輯即差分信號設(shè)計方法有很強的抗噪聲能力。當(dāng)電路中的噪聲問題十分嚴(yán)重時,很多人都會依賴差分系統(tǒng)來解決問題。圖5－53兩個差分信號的噪聲相互抵消(4)去耦供電軌線。

有時噪聲是內(nèi)部固有的,無法防止。所以有人在他們的供電軌線上放上一些大的去耦電容。這些電容的尺寸很大。信號頻率越高,就越容易通過電容,如圖5－54所示。所以,如果電路模塊中有一個很大的去耦電容跨接在兩條供電軌線上,那么進(jìn)入供電軌線上的任何噪聲都會首先被吸引到接地線,只有很少的噪聲能越過這個電容進(jìn)入電路。圖5－54高頻信號通過電容接地 5.3幅員驗證

幅員完成之后,就要對其進(jìn)行驗證。Virtuoso中提供Diva和Dracula兩種幅員檢查及驗證的工具。其中前者是基于Xwindow的方式,而后者是基于命令行的方式。驗證的整個過程包括:設(shè)計規(guī)那么檢查(DesignRuleCheck,DRC)、電學(xué)規(guī)那么檢查(ElectronicsRuleCheck,ERC)、電路圖幅員對照(LayoutVersusSchematic,LVS)以及幅員寄生參數(shù)提取(LayoutParameterExtraction,LPE)。幅員編輯要按照一定的設(shè)計規(guī)那么來進(jìn)行,也就是要通過DRC和ERC檢查。編輯好的幅員通過了設(shè)計規(guī)那么的檢查后,有可能還有錯誤,這些錯誤或許并未違反設(shè)計規(guī)那么,而是可能與實際線路圖不一致。幅員中少連了一根鋁線這樣的小毛病對整個芯片來說都可能是致命的,所以編輯好的幅員還要通過LVS驗證。同時,編輯好的幅員通過寄生參數(shù)提取程序來提取電路的寄生參數(shù),電路仿真程序可以調(diào)用這個數(shù)據(jù)來進(jìn)行后模擬。幅員設(shè)計規(guī)那么檢查(DRC)

1.基于Diva的方式

該方式操作比較簡單,但效率不高,所以不推薦使用,這里只作簡單說明。

其操作步驟如下:

(1)將DRC命令文件放在工作目錄中,然后翻開需要做DRC的LayoutView,在彈出的窗口中選Verify→DRC。

(2)在彈出的DRC對話框中單擊SetSwitches,在SetSwitches對話框中選擇all。(3)單擊OK按鈕,在DRCRules對話框中填DRC命令文件名。單擊DRC對話框中的OK按鈕，DRC的結(jié)果會在CIW窗口顯示。假設(shè)有錯誤,在幅員上也會出現(xiàn)許多對角連線的矩形框。要查看錯誤種類,單擊Verify→Markers→Explain,此時鼠標(biāo)指針處有一個小方塊,選中連線中的其中一條,就會彈出一個窗口,說明錯誤類型。

(4)修正所有錯誤,直至DRC完全通過。2.基于Dracula的方式

DraculaDRC是整個驗證系統(tǒng)的主要局部,推薦使用該方式。它在幅員幾何圖形上執(zhí)行檢查,確保幅員數(shù)據(jù)能夠進(jìn)行生產(chǎn),并在給定的集成電路工藝技術(shù)上得到高成品率。

1)DraculaDRC的特點

(1)豐富的設(shè)計規(guī)那么支持全方位的檢查(間距、包距、寬度、長度、面積和疊合)。

(2)連接規(guī)那么定義和強大的選擇功能的結(jié)合,簡化了最復(fù)雜集成電路的設(shè)計規(guī)那么。

(3)操作結(jié)果可被傳遞到進(jìn)一步處理的后續(xù)檢查中。2)DraculaDRC操作步驟

(1)在~/home/project/目錄下創(chuàng)立verify目錄,并在verify目錄中分別為DRC和LVS創(chuàng)立目錄drc和目錄lvs。

(2)準(zhǔn)備DRC和LVS命令文件。

［例］上華提供的DRC和LVS文件為csmc06.drc和csmc06.lvs,將它們分別上傳至verify中的目錄drc和目錄lvs中。

(3)準(zhǔn)備幅員的GDS文件:CIW→File→Export→StreamOut。［例］選擇CIW→File→Export→Streamout,在彈出的窗口中用LibraryBrowser選擇xd008[JP2]庫中的Inverter(View選擇layout),作如圖5－55所示的設(shè)置(注意將RunDirectory[JP]設(shè)置為verify/drc),然后點擊OK按鈕,導(dǎo)出成功后,會出現(xiàn)如下提示:PIPOSTRMOUT(PID=ipc:1)completedsuccessfully,seelogfile′/PIPO.LOG′formoreDetails圖5－55ExportStreamout設(shè)置(4)修改DRC的命令文件。

［例］修改DRC的命令文件(如csmcO6.drc)的前幾行輸入/輸出,指明要檢查的GDS文件的路徑名稱:

；－－－－－－－－－－－－－－－－－－－－－－－－－－;…………….INPUTGDS2INDISK=inverter.gds(需修改);…………….ERRORGDS2OUTDISK=out.sf;…………….TOPCELLNAMEPRIMARY=inverter(頂層元件)(需修改);…………….

然后將KEEPDATA=SMART改為KEEPDATA=YES(已經(jīng)修改):(5)在控制臺下,進(jìn)入目錄cd~/project/verify/drc,然后鍵入PDRACULA(一定要大寫),啟動命令行界面。

(6)在該界面下,鍵入/gcsmc06.drc。

(7)如果編譯無誤,鍵入/f,退出PDRACULA界面并生成jxrun文件,此即真正用來進(jìn)行DRC檢查的文件。

(8)在控制臺下,執(zhí)行命令/jxrun。(9)檢查完畢,在幅員窗口翻開Inverter的Layout,選擇Tools→DraculaInteractive,出現(xiàn)DRC菜單項選擇項,選擇其下的Setup,對檢查后得到的數(shù)據(jù)文件路徑進(jìn)行設(shè)置,如圖5－56所示。如果有DRC錯誤,那么跳出幾個顯示窗口,可以通過它們定位錯誤。點擊ViewDRCError窗口上的FitCurrentError可定位當(dāng)前錯誤。RulesLayerWindow顯示該錯誤違反了哪一條設(shè)計規(guī)那么,可根據(jù)該規(guī)那么到DesignRule中去查詢改正錯誤的方法。圖5－56DRC菜單設(shè)置(10)修改完畢,重新輸出GDS文件,再次檢查,直至無誤,點擊DRC→Quit退出DRC檢查。

注意:xWin32或Tarantella或其他通過PC連接到工作站的用戶,在運行Setup,彈出以上窗口之后,請確保DRCOptions→Explain=InCIW,如圖5－57所示。圖5－57Explain項設(shè)置

3.DRC常用命令

(1)命令格式:

Type1:

Cmd［mod］lay1［lay2］condvalue{trapfile}{outputnamelay#{num#}}

Type2:

Cmd［mod］lay1［lay2］sel_condvaluetrapfilewidth:寬度。

length:長度。

area:面積。

plength:一系列連接邊緣的長度。

size:尺寸。

enc:包含(內(nèi)沿到外沿的間距)。

ext:外離(外沿到外沿的間距)。

select：選擇。

int:嵌入(內(nèi)沿到內(nèi)沿的間距)。

rectchk：矩形檢查。

coverage:覆蓋。

例:rectchk［r］mt1widthne3lengthgt6;;risormetalrectanglewidthmustbe3andlengthcannotbelongerthan6

coverage:densitycheck例:sizebulkby2.0myarea

coveragemt1lt0.25010boundmyareaerrwin

genrecterrwinxylem2.03.0xygap1.01.2

;;checkmyareamt1densitylessthan20perandwindowsize50,stepsize10

;;generates2.0x3.0rectanglesoverlaperrorarea(3)命令選項(見圖5－58):

C,C′,N,N′,P,P′,R,R′,T,O,E,S,L,X,Y,H

C&C′:平行和不平行。

N&N′:不同節(jié)點和相同節(jié)點。

P&P′:突出和不突出。

R&R′:錯壓和區(qū)邊界。

T:接觸。

E:包含。

O:重疊。

S:方區(qū)。

L:長度。

X&Y:x軸方向和y軸方向。

H:凹口。圖5－58各層之間的間距(4)邏輯運算符(見圖5－59):

NOT:非。

AND：和。

OR:或。

XOR：異或。圖5－59NOT邏輯運算NOT示意圖(5)關(guān)系運算符(見圖5－60):

Outside:外部。

touch:接觸。

cut:切割。

overlap:重疊。

inside:內(nèi)部。

enclose:包含。

hole:開孔。

vertex:頂點。

label［r］:標(biāo)注。

angle［45］:角度。圖5－60關(guān)系運算示意圖(6)邏輯關(guān)系符:

LT:大于。

LE:大于等于。

EQ:等于。

NE:不