電子科大微電子工藝(第四章)淀積wg3-4-4

第四章淀積本章主要內容

§4.1引言

§4.2化學氣相淀積原理

§4.3化學氣相淀積工藝

§4.4介質及其性能§4.5外延

1.集成電路中的各種薄膜4.1引言上下溫氧化硅〔SiO2〕薄膜、氮化硅(Si3N4)薄膜、多晶硅(poly－Si)薄膜、各種金屬薄膜。MSI時代集成電路中的各層薄膜4.1引言ULSI時代集成電路中的各層薄膜4.1引言多層金屬化2.多層金屬化用來連接硅片上高密度堆積器件的那些金屬層薄膜和絕緣介質層薄膜。4.1引言金屬層:電路中元器件之間的互連線。介質層:硅器件與金屬層之間或金屬層與金屬層之間的電絕緣層。也稱為層間介質〔ILD:InterLayerDielectric〕材料：鋁(Al)、銅(Cu)名稱：M1、M2關鍵層：線條寬度為關鍵尺寸，如0.18um〔底層金屬M1〕非關鍵層：上部金屬層，有更大線寬，如0.5um設計：金屬層寄生參數〔電阻、電容〕影響電路速度與功耗。本錢：增加一金屬層，芯片本錢增加：15%。4.1引言金屬層：ILD1作用：電學方面－隔離晶體管器件和互連金屬層物理方面－隔離晶體管器件和可移動粒子等雜質源4.1引言器件與金屬層之間金屬層與金屬層之間介質層〔層間介質ILD〕：材料：SiO2或者玻璃4.1引言3.薄膜淀積工藝4.1引言本章重點介紹氧化硅〔SiO2〕、氮化硅〔Si3N4〕等絕緣薄膜以及多晶硅〔poly－Si〕薄膜的淀積。主要介紹化學氣相淀積CVD〔ChemicalVaporDeposition〕工藝。金屬和金屬化合物薄膜將在后續(xù)章節(jié)中介紹。1).好的臺階覆蓋能力2).填充高的深寬比間隙的能力3).好的厚度均勻性4).高純度和高密度5).受控制的化學劑量6).高度的結構完整性和低的應力7).好的電學特性8).對襯底材料或下層膜好的粘附性4.1引言5.集成電路對薄膜的要求〔薄膜特性〕：4.薄膜的概念：在襯底上生長的薄固體物質，在三維結構中厚度遠遠小于長和寬。1).好的臺階覆蓋能力

〔a〕臺階覆蓋不好〔b〕臺階覆蓋好4.1引言2).填充高的深寬比間隙的能力4.1引言高的深寬比典型值大于3:1，某些應用中到達5:1甚至更大3).好的厚度均勻性均勻性不好電阻發(fā)生變化，并且給刻蝕帶來困難，影響器件性能。4).高純度和高密度純度高離子沾污小，密度高那么針孔和空洞少。5).受控制的化學劑量氮化硅淀積：用LPCVD法形成的氮化硅其化學劑量比為3:4〔Si3N4〕，而使用PECVD法形成的是x:y〔SixNy〕。4.1引言6).高度的結構完整性和低的應力晶粒尺寸變化→膜的電學和機械特性變化膜應力大→硅片襯底變形，膜分層、開裂7).好的電學特性介質膜〔電絕緣性能、介電常數〕金屬膜〔電導率、可靠性〕8).對襯底材料或下層膜好的粘附性防止分層、開裂4.1引言4.2化學氣相淀積原理1.化學氣相淀積CVD〔ChemicalVaporDeposition〕：利用電阻加熱、等離子體、光輻射等能源使某些氣態(tài)物質發(fā)生化學反響，生成固態(tài)物質并淀積在襯底外表上的工藝過程。2.化學氣相淀積CVD技術分類反響激活方式：有熱激活、等離子激活(PECVD)和紫外光激活等。溫度：低溫(200~500oC)、中溫(500~1000oC)和高溫(1000~1300oC)CVD。壓力：有常壓(APCVD)和低壓(LPCVD)CVD。反響室壁溫度：熱壁CVD和冷壁CVD。氣流方向：有臥式CVD和立式CVD。4.2化學氣相淀積原理集成電路制造中所用的薄膜材料，包括介質膜、半導體膜、導體膜等，幾乎都能用CVD工藝來淀積，例如：介質：SiO2、Si3N4、PSG、BSG、Al2O3、TiO2半導體：Si、Ge、GaAs、GaP、AlN、InAs、多晶硅導體：Al、Ni、Au、Pt、Ti、W、Mo、WSi2

4.2化學氣相淀積原理3.化學氣相淀積CVD技術的應用4.2化學氣相淀積原理通常使用的化學氣相淀積氣源4.常規(guī)薄膜生長過程4.2化學氣相淀積原理4.2化學氣相淀積原理成核聚焦成束/島生長連續(xù)成膜5.CVD薄膜淀積反響步驟4.2化學氣相淀積原理1).氣體傳輸至淀積區(qū)域：反響氣體從反響腔入口區(qū)域到硅片外表的淀積區(qū)域2).膜先驅物形成：氣相反響導致膜先驅物〔將組成膜最初的原子和分子〕和副產物的形成3).膜先驅物輸運：大量的膜先驅物輸運到硅片外表4).膜先驅物粘附：膜先驅物粘附在硅片外表

4.2化學氣相淀積原理5).膜先驅物擴散：膜先驅物向膜生長區(qū)域的外表擴散6).外表反響：外表化學反響導致膜淀積和副產物的生成7).副產物從外表解吸附：移除外表反響的副產物8).副產物從反響腔排出：反響的副產物從沉積區(qū)域隨氣流流動到反響腔出口并排出4.2化學氣相淀積原理CVD淀積的例子：多晶硅薄膜的CVD淀積過程1).SiH4(氣態(tài))→SiH2(氣態(tài))＋H2(氣態(tài))－氣體傳輸、高溫分解形成膜先驅物之中間反響物SiH22).SiH4(氣態(tài))＋SiH2(氣態(tài))→Si2H6(氣態(tài))－膜先驅物形成、并向襯底外表輸運、吸附、擴散3).Si2H6(氣態(tài))→2Si(固態(tài))+3H2(氣態(tài))－外表反響、釋放副產物〔成核→島生長→橋聯→成膜〕

4.2化學氣相淀積原理4.2化學氣相淀積原理硅烷〔SiH4〕的自燃特性6.CVD氣流動力學

4.2化學氣相淀積原理停滯層7.CVD薄膜淀積速率限制因素1).反響速率限制〔低壓CVD〕淀積速率受反響速度限制，這是由于反響溫度或壓力過低(傳輸速率快)，提供驅動反響的能量缺乏，反響速率低于反響物傳輸速度，有過量的反響物滯留在襯底外表，淀積速率對溫度敏感。2).傳輸速率限制〔常壓CVD〕淀積速率受反響物傳輸速度限制，即不能提供足夠的反響物到襯底外表，速率對溫度不敏感。

4.2化學氣相淀積原理8.CVD過程中的摻雜〔原位摻雜〕1).生長BPSG〔做ILD－1〕SiH4＋PH3＋B2H6＋O2→SiO2＋P＋B＋H2P2O5和B2O3的含量分別控制≤4％、2～6％2).生長摻磷的Poly－SiSiH4＋PH3→Si＋P＋H24.2化學氣相淀積原理4.3化學氣相淀積工藝1.常壓CVD

(APCVD)淀積工藝

APCVD工藝：APCVD通常用于淀積SiO2和摻雜的SiO2〔PSG、BPSG、FSG等〕，這些薄膜主要用于層間介質ILD和槽介質填充。1).用2～10％的SiH4淀積SiO2：SiH4＋O2→SiO2＋H2溫度：450℃～500℃壓力：760Torr優(yōu)點：可在金屬鋁連線上淀積SiO2作為ILD缺點：臺階覆蓋能力和間隙填充能力都很差。4.3化學氣相淀積工藝2).用TEOS〔正硅酸乙酯〕－臭氧方法淀積SiO2：Si〔C2H5O4〕＋8O3→SiO2＋10H2O＋8CO2溫度：400℃壓力：760Torr淀積速率：100nm/分優(yōu)點：溫度低、淀積速率快、臺階覆蓋能力和間隙填充能力都較好缺點：淀積的SiO2膜多孔，致密性差，顆粒多

4.3化學氣相淀積工藝3).摻雜氧化硅：

4.3化學氣相淀積工藝在APCVDSiO2時摻雜PH3就能形成磷硅璃〔PSG〕

PSG的優(yōu)點：a.吸附可動離子電荷改善器件外表b.降低玻璃的軟化點溫度易于平坦化PSG的缺點：易吸潮，一般控制P2O5的含量在4％以下在APCVDSiO2時摻雜PH3、B2H6就能形成硼磷硅玻璃〔BPSG〕，彌補PSG的缺乏，通常BPSG做為第一層間介質ILD－1，回流溫度：900℃～980℃〔a〕回流前〔b〕回流后4.3化學氣相淀積工藝2.低壓CVD

(LPCVD)淀積工藝4.3化學氣相淀積工藝LPCVD特點：反響速度限制；硅片可以以很小的間隔垂直放置，生產效率高；硅片垂直放置后，可防止管壁上掉下的顆粒對硅片的影響；熱壁方式加熱，溫度均勻性好；對溫度的控制較之對氣流的控制要容易得多，有利于改善膜厚和組分的均勻性；良好臺階覆蓋和間隙填充能力。4.3化學氣相淀積工藝低壓CVD〔LPCVD〕工藝：使用LPCVD工藝可以用來淀積氧化硅、氮化硅和多晶硅。1).LPCVDSiO2：主要用做ILD、淺槽介質填充和側墻等。

4.3化學氣相淀積工藝用SiH4淀積SiO2：

SiH4＋O2→SiO2＋H2

溫度：450℃

壓力：0.1～5.0Torr

缺點：臺階覆蓋能力和間隙填充能力都差。Si〔C2H5O4〕→SiO2＋H2O＋CO2溫度：650℃～750℃壓力：0.1～5.0Torr淀積速率：10～15nm/分〔遠遠小于APCVD〕優(yōu)點：臺階覆蓋能力和間隙填充能力都好，膜致密，顆粒少。缺點：溫度較高，淀積速率慢

4.3化學氣相淀積工藝用TEOS熱分解淀積SiO2：APCVD和LPCVDTEOSSiO2的比較工藝優(yōu)點缺點APCVDSiO2（用TEOS）

淀積溫度低淀積速率高臺階覆蓋和間隙填充較好致密性差、表面顆粒多用氣量大成本高薄膜應力大LPCVDSiO2（用TEOS）膜致密、顆粒少、均勻性好成本低臺階覆蓋和間隙填充很好淀積速率低淀積溫度偏高4.3化學氣相淀積工藝TEOS工藝系統(tǒng)—1TEOS室溫下為液態(tài)，沸點168℃4.3化學氣相淀積工藝TEOS工藝系統(tǒng)—24.3化學氣相淀積工藝TEOS工藝系統(tǒng)—34.3化學氣相淀積工藝CVD法SiO2膜中的硅來自外加的反響氣體；而熱氧化法SiO2膜中的硅來自硅襯底本身，氧化過程中要消耗掉一局部襯底中的硅。CVD法的反響發(fā)生在SiO2的外表，膜厚與時間始終成線性關系；而熱氧化法時，一旦SiO2膜形成以后，反響劑必須穿過SiO2膜，反響發(fā)生在SiO2/Si界面上，淀積速率變慢。CVD法溫度較低，可減輕雜質再分布和硅片的熱形變，但膜的質量較差，通常需經增密處理；而熱氧化法的溫度高，SiO2結構致密，膜的質量較好，其界面態(tài)、固定電荷、可動電荷等外表電荷密度都比沉積的低。CVDSiO2和熱氧化SiO2的比較4.3化學氣相淀積工藝介電常數為6.9，遠大于SiO2

的3.9；化學穩(wěn)定性好，僅被熱H3PO4

腐蝕；抗氧化能力強，廣泛用于對氧化的掩蔽。950℃時，厚度10nm

的Si3N4

能掩蔽700nm

的濕氧氧化；應力很大，硅襯底與Si3N4

間用SiO2

作為緩沖層；掩蔽Na+離子能力強；對各種氣體、水汽以及P、B、As、O2、Ga、In等有較強的掩蔽能力，為極好的鈍化材料。4.3化學氣相淀積工藝2).LPCVDSi3N4LPCVDSi3N4的性質：

3SiH2Cl2＋4NH3→Si3N4＋6HCl＋6H2

溫度：700℃～800℃

壓力：0.1～5.0Torr4.3化學氣相淀積工藝LPCVDSi3N4的用途：

做硬掩膜用于淺槽隔離；用于局部氧化〔LOCOS〕屏蔽氧化層；用做鈍化層；用做電容介質，但不能用做ILD〔大電容〕。LPCVDSi3N4工藝：

影響LPCVDSi3N4薄膜質量的主要因素：4.3化學氣相淀積工藝總反響壓力反響物濃度淀積溫度和溫度梯度LPCVDPoly－Si的用途：4.3化學氣相淀積工藝3).LPCVDPoly－Si〔多晶硅〕摻雜的Poly－Si在MOS器件中用做柵電極摻雜的Poly－Si做多晶電阻SiH4→Si＋2H2

溫度：575℃～650℃

壓力：0.2～1.0Torr

淀積速率：10～20nm/分LPCVDPoly－Si工藝：通過摻雜可得到特定的電阻與SiO2有優(yōu)良的界面特性和后續(xù)高溫工藝的兼容性比金屬電極〔如Al〕更高的可靠性在陡峭的結構上淀積的均勻性實現柵的自對準工藝4.3化學氣相淀積工藝使用摻雜的LPCVDPoly－Si做柵電極的原因：原位摻雜Poly－Si：

AsH3、PH3、B2H6非原位摻雜Poly－Si：

也可在淀積后進行擴散或離子注入摻雜4.3化學氣相淀積工藝4.3化學氣相淀積工藝3.等離子增強CVD(PECVD)淀積工藝4.3化學氣相淀積工藝等離子體輔助CVD的優(yōu)點：更低的工藝溫度〔250-450℃〕對高的深度比間隙有好的填充能力淀積的膜對硅片有優(yōu)良的粘附能力高的淀積速率少的針孔和空洞，因而有高的膜密度工藝溫度低，因而應用范圍廣PECVD設備：4.3化學氣相淀積工藝美國TRION公司的MINI型設備PECVD工藝成膜過程：通過在真空腔中給反響氣體施加等離子體能量〔即通常施加射頻功率幾百瓦，頻率幾百千赫茲或幾十兆赫茲〕，使反響氣體激發(fā)產生化學活性很強的分子、原子，從而促使化學反響淀積成膜。4.3化學氣相淀積工藝a.用SiH4加O2

淀積SiO2：

SiH4＋O2→SiO2＋H2

溫度：350℃

壓力：0.1～1.0Torr

淀積速率：50～60nm/min

缺點：顆粒較多4.3化學氣相淀積工藝1).PECVDSiO2b.用SiH4加N2O淀積SiO2：

SiH4＋2N2O→SiO2＋2N2

＋2H2

溫度：350℃

壓力：0.1～1.0Torr

淀積速率：50～60nm/min

優(yōu)點：顆粒少4.3化學氣相淀積工藝■

PECVDSiO2的特點：4.3化學氣相淀積工藝PECVD的成膜溫度比APCVD和LPCVD還要低〔通常在300℃～400℃〕淀積速率高冷壁反響，產生顆粒少與APCVDSiO2比更均勻，針孔少做頂層的鈍化層做ILD和槽填充■

PECVDSiO2的用途：SiH4＋NH3→SixNYHZ＋H2

SiH4＋N2→SixNYHZ＋H2

溫度：350℃

壓力：0.1～1.0Torr

淀積速率：20～30nm/min4.3化學氣相淀積工藝2).PECVD氮化硅PECVD氮化硅的特點：冷壁反響，產生顆粒少氮化硅膜的成分不成化學比應力比較大■PECVD氮化硅的用途：主要做頂層的鈍化層4.3化學氣相淀積工藝各種CVD特點比較種類淀積膜種類反應能量提供方式淀積溫度（℃）淀積速率nm/分特點APCVDSiO2（包括PSG、BPSG）電阻加熱熱壁400（TEOS）100膜均勻性差、針孔多、顆粒多、臺階覆蓋較好、淀積速率非常高、用氣量大成本高SiO2（包括PSG、BPSG）電阻加熱熱壁650～750（TEOS）10～15膜均勻性好、顆粒少、臺階覆蓋非常好、成本低國內外普遍采用LPCVDSi3N4電阻加熱熱壁700～80010～15膜均勻性好、顆粒少、臺階覆蓋非常好、成本低國內外普遍采用Poly－Si電阻加熱熱壁575～65015～20膜均勻性好、顆粒少、臺階覆蓋非常好、成本低國內外普遍采用SiO2（包括PSG、BPSG）等離子體冷壁250～400（SiH4）50～60膜均勻性好、顆粒少、臺階覆蓋好、淀積溫度低、淀積速率較高、成本低PECVDSiXNYHZ等離子體冷壁250～40020～30膜均勻性好、顆粒少、應力偏大、成分不成化學比4.臺階覆蓋側墻臺階覆蓋Sidewallstepcoverage底面臺階覆蓋Bottomstepcoverage一致性Conformity懸出比Overhang4.3化學氣相淀積工藝影響臺階覆蓋因素1).前驅物的外表接觸角度2).吸附的前驅物的外表遷移率4.3化學氣相淀積工藝1).影響臺階覆蓋因素——前驅物的外表接觸角度前驅物易在A270o處淀積，形成懸出，導致薄膜淀積空洞4.3化學氣相淀積工藝控制外表接觸角度的方法：4.3化學氣相淀積工藝氣壓錐形結構淀積/刻蝕/淀積4.3化學氣相淀積工藝2).影響臺階覆蓋因素——吸附的前驅物的外表遷移率外表吸附類型決定了前驅物的外表遷移率：化學吸附薄膜外表原子與前驅物分子形成化學鍵，鍵能較高，前驅物具有低的外表遷移率。物理吸附薄膜外表原子與前驅物分子形成弱鍵〔氫鍵、范德華力〕，前驅物具有高的外表遷移率。4.3化學氣相淀積工藝

不同前驅物的吸附硅烷前驅物〔SiH3、SiH2、SiH基團〕易與薄膜外表原子形成化學鍵，導致低的外表遷移率。TEOS前驅物易與薄膜外表原子形成氫鍵，物理吸附，具有高的外表遷移率。4.3化學氣相淀積工藝4.4介質及其性能介質在集成電路應用中有兩個重要的方面：一、介電常數二、器件隔離4.4介質及其性能一、介電常數：是指材料在電場影響下存儲電勢能的有效性，是代表隔離材料作為電容的能力。1.低k材料的應用互連延遲：IC的集成度不斷提高，互連線寬度減小，使得傳輸信號導線電阻〔R〕增大，并且導線間距也縮小使導線間的寄生電容〔C〕增加，這使得RC信號延遲增加，從而降低了芯片速度，減弱了芯片性能。降低RC延遲的工藝方法：1)增加金屬互連線電導率;2)降低層間介質介電常數，即使用低k層間介質。4.4介質及其性能2.高k材料的應用1〕DRAM存儲器：提高存儲密度〔Ta2O5,k=20~30;BST,k值約為幾百.〕2〕柵氧化層：防止隧穿效應〔0.18um,tox=2nm;90nm,tox=1nm.〕二、器件隔離：在IC制造中的器件隔離技術為硅片上的器件提供了電學隔離。其隔離原理是減小或消除在MOS平面制造中的寄生場效應晶體管。隔離技術：1.局部氧化〔LOCOS〕：≥0.35μm器件2.淺槽隔離〔STI〕：≤0.25μm器件〔優(yōu)點：隔離面積小、抗閂鎖能力強〕4.4介