數(shù)字電子技術(shù)第六章 可編程邏輯器件

數(shù)字電子基礎(chǔ)

第六章可編程邏輯器件6可編程邏輯器件

可編程邏輯器件是一種通用器件，其邏輯功能是由用戶通過對器件的編程來設(shè)定的。它具有集成度高、結(jié)構(gòu)靈活、處理速度快、可靠性高等優(yōu)點。6.1可編程邏輯器件概述

可編程邏輯器件(PLD)是用來實現(xiàn)定制邏輯功能的、用戶可自由配置的數(shù)字集成電路(ICs)。可編程邏輯器件可以利用其內(nèi)部邏輯結(jié)構(gòu)實現(xiàn)任何的布爾表達式或者寄存器功能。相反，象TTL器件等現(xiàn)有的邏輯集成電路（Ics）只能提供特定的邏輯功能，不能通過修改來滿足具體電路的設(shè)計要求?，F(xiàn)在，PLD制造商已經(jīng)能夠供應(yīng)集成度和性能比分離元件高，而單位功能成本低于分離元件的可編程器件。

可編程邏輯器件已經(jīng)成為比分離元件以及類似專用集成電路（ASICs

）的全定制或者半定制器件更受歡迎的產(chǎn)品。1、基于乘積項的結(jié)構(gòu)模塊2、基于查找表的結(jié)構(gòu)模塊

6.2構(gòu)成可編程邏輯的兩種主要方法：6.3基于乘積項的結(jié)構(gòu)模塊可編程的“與”陣列，固定的“或”陣列用于邏輯綜合及取“反”的“異或“門容量受乘積項數(shù)量的限制輸入引線多結(jié)構(gòu)原理與特點：小規(guī)?？删幊踢壿嬈骷?/p>

早期的PLD:1、PAL（ProgrammableArrayLogic）右圖邏輯：O2=!I2&!I1&I0#I2&I0#I1&!I0O1=I2&!I1&!I0#I1&!I0O0=!I1&!I0#I2&!I1&!I0PAL結(jié)構(gòu)邏輯功能可變化的硬件結(jié)構(gòu)。2、GAL：

GeneralArrayLogicDevice最多有8個或項，每個或項最多有32個與項3、EPLDErasableProgrammableLogicDevicePAL是由一個可編程的“與”平面和一個固定的“或”平面構(gòu)成的,或門的輸出可以通過觸發(fā)器有選擇地被設(shè)置為寄存狀態(tài)。乘積項邏輯邏輯宏單元輸入/輸出口輸入口GAL結(jié)構(gòu)時鐘信號輸入三態(tài)控制可編程與陣列固定或陣列一個N輸入查找表(LUT，LookUpTable)可以實現(xiàn)N個輸入變量的任何邏輯功能，如

N輸入“與”、

N輸入“異或”等。輸入多于N個的函數(shù)、方程必須分開用幾個查找表（LUT）實現(xiàn)輸出查黑找盒表子輸入1輸入2輸入3輸入46.4基于查找表的結(jié)構(gòu)模塊

0000010100000101輸入A輸入B輸入C輸入D查找表輸出16x1RAM查找表原理多路選擇器6.5FPGA和CPLDFPGA-FieldProgrammableGateArrayCPLD-