第5章微電子概論基本IC單元版圖設計

第5章根本IC單元幅員設計根本IC單元幅員電阻電容電感二極管CMOS幅員雙極晶體管1電阻資料：常用的電阻資料是多晶硅。較厚的多晶硅薄層有較低的電阻值〔有較多的空間讓電流流過，傳導電流的才干較強〕，較薄的多晶硅薄層有較大的電阻值。其他要素，如資料的類型、長度、寬度等也將改動電阻值。對于一個給定的集成電路工藝，可以以為薄膜厚度是常數(shù)，它是我們不能改動的參數(shù)之一。對于一個給定的資料，我們可以改動的只需長度和寬度。根本IC單元幅員設計–電阻WLH(厚度)I=電流23方塊/薄層電阻：每方歐姆是IC中電阻的根本單位。每方歐姆數(shù)值也被稱為資料的薄層電阻。資料可以是poly，也可以是金屬，或者任何其他采用的資料?？梢愿鶕?jù)恣意矩形計算方數(shù)?！胺綌?shù)=L/W〞方數(shù)并不一定是整數(shù)，可以含有小數(shù)，如4.28方。例如，設資料是“80x10〞大小〔任何能夠單位〕，那么80/10=8方。根本IC單元幅員設計–電阻123456788010電流4方塊/薄層電阻：-設計/工藝/規(guī)那么手冊：薄層電阻〔率〕ρ-對于薄層電阻，同一種資料層，不同制造商的數(shù)值會有所不同，其中一個能夠的緣由是厚度的不同。-用“四探針測試〞法探測每方歐姆數(shù)值〔R=V/I〕。-ic中典型的電阻值：poly柵：2~3歐姆/方metal層：20~100毫歐姆/方〔小電阻；良導體〕diffusion：2~200歐姆/方-工藝中的任何資料都可以做電阻。常用的資料有poly和diffusion。常用電阻器阻值范圍：10~50歐姆100~2k歐姆2k~100k歐姆-電阻值計算公式：R=〔L/W〕*ρ根本IC單元幅員設計–電阻56多晶硅電阻公式：根本電阻器幅員-以硅片作為襯底資料，在襯底上淀積一層多晶硅，再在多晶硅層上覆蓋一層氧化層，構成隔離的絕緣層，然后在氧化層上刻蝕出用于銜接的接觸孔。普通接觸孔位于多晶硅的兩頭。體區(qū)電阻公式：rb=〔Lb/Wb〕*ρb

根本IC單元幅員設計–電阻LWtopviewcrosssectionalviewsubstratepolyoxidemetalcontact7多晶硅電阻公式：思索接觸電阻rc-由于有接觸電阻的存在，所以R=rb+2rc〔rc為兩個接觸端的接觸電阻〕-接觸區(qū)被以為是有固定長度的。假設接觸區(qū)的寬度增大，接觸電阻將變?。患僭O接觸區(qū)的寬度減小，接觸電阻將變大。-總接觸電阻Rcontact=rc=Rc/Wc=Ω*um/um〔Rc是由接觸所決議的電阻因子，單位“Ω*um〞；Wc為接觸區(qū)寬度〕-接觸區(qū)的寬度能夠并不一定和電阻器的寬度一樣，它取決于工藝的設計規(guī)那么，能夠會要求接觸區(qū)寬度必需小于電阻器寬度。根本IC單元幅員設計–電阻1002003001020304050W/umR□/Ω1002003001020304050W/umR□/Ωideally,R□/Ω=constantactually,R□/Ωincreasesas“W〞decreases8多晶硅電阻公式：改動體資料-緣由：poly柵電阻大約只需2~3歐姆/方，有時我們要求電阻的范圍更大一些。改動體資料可以有效提高電阻率，有助于得到較高的、更有用的電阻率。-改動電阻率的方法：可以淀積另一層具有不同電阻特性的多晶硅。可以經(jīng)過改動已淀積在芯片上的多晶硅資料層的構造來改動電阻率。-詳細制造方法：在所用的多晶硅資料的中部開一個窗口，并注入另外的雜質(zhì)資料，阻礙電子的流動，來提高電阻率。另一種方法是將中間的多晶硅刻蝕掉一部分使其變薄。這些被改動的資料塊為電阻的“體〞。通常會有一個設計規(guī)那么用以闡明體區(qū)邊境與接觸區(qū)的最小間隔，這個間隔上原始的多晶硅被稱為電阻器的“頭〞?？傠娮瑁篟=rb+2rh+2rc=(Lb/Wb)*ρb+2(Lh/Wh)*ρh+2Rc/Wc根本IC單元幅員設計–電阻9多晶硅電阻公式：改動體資料

根本IC單元幅員設計–電阻topviewcrosssectionalviewsubstratepolyoxidemetalcontactbodyhead10實踐電阻分析：-在CAD畫圖中做出來的電阻器經(jīng)常是明顯地小于或者大于他所畫的，被稱為δ項，需求在公式里對該項進展補償。-接觸區(qū)誤差：接觸孔刻蝕的時候，得到的實踐接觸孔尺寸和寬度產(chǎn)生了誤差，我們稱之為寬度的δ〔也稱為公差、誤差、變化量、尺寸變化、溢出或者變化〕。δ可正可負，即過加工或者欠加工。寬度、長度變化分別用δW和δL表示。如假設W是4um，而δW是0.06um，這闡明實踐的寬度最大是4.06um，最小是3.94um，大小取決于δ表示的是過加工還是欠加工。-“體區(qū)誤差〞和“頭區(qū)誤差〞同樣也需思索。電阻公式改寫為：R=[(Lb+δLb)/(Wb+δWb)]ρb+2[(Lh+δLh)/(Wh+δWh)]ρh+2[Rc/(Wc+δWc)]根本IC單元幅員設計–電阻11實踐電阻分析：擴展電阻

根本IC單元幅員設計–電阻smallspreadregionbigspreadregionuncertainregionuncertainregion12實踐電阻分析：擴展電阻-當電子分開接觸區(qū)后，電子傳播的實踐途徑是逐漸展開的，直到它們最終到達整個多晶硅寬度。所表現(xiàn)出的電阻稱之為“擴展電阻〞。-擴展電阻和許多要素有關。假設采用的是寬接觸區(qū)和寬電阻條構造，這種影響可以忽略。但假設一個電阻的接觸區(qū)設計的較小且非?？拷灾掠陔娮記]有足夠的時間展開到多晶硅全部寬度方向，電流分布的寬度小于多晶硅的設計寬度，此時需思索因擴展而帶來的誤差。-有些制造商允許金屬與接觸延伸到多晶硅之外，這消除了展開區(qū)的問題。能否這樣設計取決于工藝技術。-對于接觸電阻和擴展電阻項準確而詳細的計算隨制造商的不同而變，并且這屬于商業(yè)。有多種技術和公式用于ic制造去確定擴展電阻項，這些技術和公式的大部分是不公開的。-總電阻方程：R=rb+2rh+2rc+2rs〔“rs〞是來自于擴展區(qū)的電阻，擴展因子，見工藝手冊。〕〔也有將接觸電阻和分散電阻組合在一同以一個單獨項表示的〕根本IC單元幅員設計–電阻13實踐的最小電阻尺寸：-制造商可以很好地控制中部區(qū)域〔體區(qū)〕的資料，但對外部的區(qū)域，如頭區(qū)或接觸區(qū)的控制不太理想。-由于某些δ項能夠會比較大，如0.1um，因此應堅持最小體區(qū)長度為10um，這將使他的誤差下降到百分之一。假設需求一個相當準確的電阻，那么要確保體區(qū)長度為10um或更長，以使δ的影響最小化。-“確保體區(qū)長度至少到達10um，寬度5um。〞那么電阻器的最小寬度也應為5um。根本IC單元幅員設計–電阻14特殊要求的電阻:-通常情況下，在CMOS工藝中只需一些低電阻率的資料。-通常，體區(qū)資料的最小寬度比接觸區(qū)資料的最小寬度小。=〉“狗骨〞-采用折彎構造的“折彎型電阻器〞可以減小占用空間大小。-計算方塊數(shù)的閱歷法那么：直線區(qū)按方塊數(shù)計算，而每個拐角僅按半方計算。-普通來說，2k歐姆的電阻比較容易設計。-小電阻-高精度：可以利用大塊的金屬。金屬將滿足低電阻的要求，大尺寸那么將使δ項的影響最小化，有助于提高精度。根本IC單元幅員設計–電阻高阻值電阻的狗骨構造12543方塊數(shù)=5+2個拐角=6方15拐角處實踐上是多于半方，但采用半方也是相當合理的。16設計的重要根據(jù):電流密度-對于選擇電阻的寬度，電流密度是重要的。假設需求經(jīng)過電阻大量的電流，他會運用一個大的、粗的線。-電流密度是資料中可以可靠流過的電流量。工藝手冊中有關于某些特定資料電流密度的引見，工藝中任何可以被用于傳導電流的資料都有一個對應的電流密度，制造商的這些數(shù)據(jù)是根據(jù)薄層厚度來確定的。典型的電流密度大約是“每微米寬度0.5mA〞。和寬度有關是由于設計得越寬，可以經(jīng)過的電流越多。-有時，在工藝手冊中會告知“熔斷電流〞大小，就是在一定的時間內(nèi)毀壞電阻所需的電流大小。Imax=D*WImax：最大允答應靠流過的電流mAD：資料的電流密度mA/umW：資料的寬度um根本IC單元幅員設計–電阻17根本資料的復用:-pmos/nmos晶體管去掉柵，就可以得到一些我們想要的電阻，這些電阻被稱為“分散電阻〞。對于分散電阻器幅員設計特別需求留意的是作為偏置銜接的第三個電極〔襯底銜接到最正/負的電源〕。-分散電阻和多晶硅電阻比較：分散電阻：在襯底上進展分散制得。邊境不明晰，在加工中分散區(qū)的分散使它們不太容易控制。多晶硅電阻：柵也是由多晶硅制造的，所以多晶硅是存在的資料，多晶硅層沉積在外表，可以準確地控制厚/長/寬度。-“雙層多晶硅工藝〞：一層多晶硅作柵，一層作電阻。根本IC單元幅員設計–電阻多晶硅電阻擴散電阻低的功率耗散高的功率耗散寄生小寄生較大易于工藝控制工藝控制較難典型薄層電阻率小薄層電阻率可大可小兩電極器件三電極器件18場效應管19PMOS第三電極阻止寄生的有源導通20工藝流程臺灣半導體制造公司〔TSMC臺積電〕的0.35mCMOS工藝。TSMC的0.35mCMOS工藝是MOSIS1997年以來提供的深亞微米工藝。TSMC的0.35m溝道尺寸和對應的電源電壓、電路規(guī)劃圖中金屬布線層及其性能參數(shù)如表5.1所示。表5.2列出了MOSIS對應于TSMC的0.35mCMOS工藝定義的全部工藝層。MOSISisalow-costprototypingandproductionvolumeserviceforVLSIcircuitdevelopment.Since1981,MOSIShasfabricatedmorethan50,000circuitdesignsforcommercialfirms,governmentagencies,andresearchandeducationalinstitutionsaroundtheworld.21表5.1TSMC的0.35mCMOS的根本特征22表5.2MOSIS為TSMC0.35mCMOS工藝定義的全部工藝層23電容概述：-電容器是一種可以儲存一定量電荷，即一定數(shù)目電子的器件。電容器存儲電荷的才干稱為電容。-隨著電壓頻率的添加，經(jīng)過電容器的電流AC電流會不斷添加。-可以將電容器以為是一個對頻率敏感的電阻。假設電容足夠大，當某個頻率的電壓經(jīng)過時，電路中仿佛根本不存在這個電容器，此時它更像一個阻值很小的電阻?！半娙萜魇菍︻l率敏感的電阻。〞-電容器的兩種阻斷情況：完全阻斷dc和僅允許經(jīng)過某種頻率的AC信號。被稱為“隔直電容器〞或“耦合電容器〞。-電容器有助于減少噪聲，旁路的電容器會將一切的高頻噪聲分流。這種電容器稱之為“去耦電容器〞。根本IC單元幅員設計–電容24電容值：-在集成電路中，電介質(zhì)的厚度由所采用的制備工藝所限定。因此，單位面積的電容值是一個常數(shù)C1，C1由電介質(zhì)的厚度和介電常數(shù)決議。C1=ox/tox-與電阻一樣，制備得到的實踐電容器尺寸能夠會比設計值偏大或者偏小，稱之為δ，計算長度，寬度以及面積時應該思索。-外表/平面電容Carea：即為平行板電容-邊緣電容Cperiphery：單位邊緣電容常數(shù)乘以電容器的總周長-總電容：Ctotal=Carea+Cperiphery=L*W*C1+(2L+2W)C2根本IC單元幅員設計–電容C=εS/4πkd式中k為靜電力常量，介電常數(shù)ε由兩極板之間介質(zhì)決議。25根本IC單元幅員設計–電容bottomtopCareaCperipheryareacapacitanceandperipherycapacitance做法是先大約畫一個方框，用工具提取電容值，然后根據(jù)提取值調(diào)整方框，然后再提取，再調(diào)整，也算是迭代.26N阱電容器：——(分散電容器)-N阱與多晶硅覆蓋部分的面積即為電容器的面積。由于N阱存在電阻，因此N阱電容器的下極板明顯存在著串聯(lián)電阻?？山?jīng)過在上極板的兩邊或四邊都放置接觸孔的方法來降低串聯(lián)電阻。

根本IC單元幅員設計–電容NwellN+gateNwellcapacitor27

馬蹄方式接觸孔的分散電容器：-上極板運用一大塊多晶硅柵，下極板運用N阱，柵下面的二氧化硅作為電介質(zhì)，用n+作為下極板N阱的接觸區(qū)，由于上極板是一大塊柵，所以采用馬蹄形的多個金屬接觸孔。稱之為“分散電容器〞。根本IC單元幅員設計–電容gateM1diffusioncapacitor28根本IC單元幅員設計–電容寄生電容——不幸PN結是介質(zhì)勢壘29金屬電容器：-大多數(shù)用于信號傳輸?shù)碾娙萜鞫加山饘僦苽涠?。這樣就消除了寄生pn結，從而消除了寄生二極管的固有電容，同樣，對電壓的依賴性也消除了。-由于上下層金屬間隔較遠，所以為了得到與分散電容器一樣的電容值，需求制備的金屬極板面積將大大添加。所以一樣容值的金屬-金屬電容器比分散電容器占用的面積多得多。然而，為了得到一個性能優(yōu)越的信號傳輸電容，必需接受這種犧牲。

根本IC單元幅員設計–電容在電路設計中，有時需求隔斷DC電壓而僅讓AC信號進入到下一個電路模塊。在這種情況下，一個隨其兩端電壓變化而改動電容值的電容器是根本不能運用的。30根本IC單元幅員設計–電容M1M2M3M4疊層金屬電容器M1M2氮化物介質(zhì)電容器介質(zhì)(氮化物)-為了減少所占面積，可以采用“疊層金屬電容器〞：多層金屬平板垂直地堆疊在一同，將奇數(shù)層和偶數(shù)層的金屬分別連在一同，構成兩個梳狀構造的交叉，經(jīng)過正確交叉銜接金屬，可以在單位芯片面積上獲得更大電容。-可以采器具有較高介電常數(shù)且易于用CVD〔化學氣相堆積〕方法制備的資料“氮化硅〞來用作金屬-金屬之間的電介質(zhì)。不過需求額外的掩模板和工藝步驟。31根本電感：-“右手定那么〞，又稱“Hitchhiker定律〞。-假設導線上有電流，那么它產(chǎn)生的磁場會使附近導線產(chǎn)生電流，即第二根導線會感應出電流，這稱為“電感〞。-磁場不僅會與周圍的ic器件相互作用，而且對導線本身的電流產(chǎn)生影響，這種景象稱為“自感〞。-穩(wěn)定的直流電流會產(chǎn)生靜止的磁場。靜止的磁場對其他導體雖然有影響，但不會在這些導體中產(chǎn)生電流。根本IC單元幅員設計–電感32根本IC單元幅員設計–電感-電容上電壓頻率添加時，其傳導電流的才干加強，電感的特性與之不同。電感上電壓頻率添加時，變化的磁場會感應出電壓與電流，并與原來的電壓電流方向相反，這樣原來的電壓電流就會被抵消掉一部分。頻率越高，此效應越嚴重，流過電感的電流就越小?！半娙輰Ω哳l來說是通路，電感妨礙高頻信號經(jīng)過。〞-電感主要用于高頻電路中，或作為匹配電路，或作為射頻扼流圈。也可用電感制造片上變壓器。33導線特征化導線的寄生電容、寄生電感與寄生電阻會對高頻信號產(chǎn)生顯著的影響。對導線進展特征化〔線寬、線距、邊緣特征〕，并調(diào)整電路以補償這種損耗。這些被特征化的導線稱為“傳輸線〞。寄生景象，像狗身上的跳蚤對導線進展特征提取對導線進展特征提取，根據(jù)提取的特征設計補償電路34拐角特征化破壞特征化傳輸線的性能35螺旋電感：-螺旋電感，字面上是將導線繞成螺旋外形。-螺旋電感不僅節(jié)省空間，還有另一益處，就是螺旋線每一圈構成的磁場會與其他圈產(chǎn)生的磁場相互作用，使總的電感比一樣長度的導線產(chǎn)生的電感量大，稱為互感。-螺旋電感金屬層性質(zhì)對器件性能有嚴重影響。電感的金屬層很薄，就會有寄生電阻，金屬的電阻特性會影響電感的Q值。根本IC單元幅員設計–電感36根本IC單元幅員設計–電感電感質(zhì)量因子：-寄生電阻、電容會對電感性能有不利的影響。低頻和高頻時，串聯(lián)電阻和電容分別會使電感偏離理想的頻率呼應。Q值為40的電感性能較優(yōu)-寄生效應很?。籕值為5的電感性能較劣-寄生效應很大。-提高Q值：1〕減少螺旋線的串聯(lián)電阻。厚的、電阻率低的金屬制造螺旋電感。2〕寬的金屬線也可以提高Q值，但寄生電容添加。

37根本IC單元幅員設計–電感螺旋電感M1M238疊層電感：從一層金屬電感的中心連到另一層金屬電感上。最好運用螺旋電感，而非疊層電感。建模困難臨近效應：-要保證一切的導線都遠離電感。由于接近電感的導線會影響電感量?！皩Ь€間隔電感的最小間隔是5倍的電感線寬。〞-電感存在于ic的任何地方，每根導線本身都存在著電感，但最重要的是要思索電源線。-高頻幅員要平滑。根本IC單元幅員設計–電感39硅工藝做電容元件并不困難。由于電容本質(zhì)上就是由絕緣介質(zhì)隔離的兩片導體。采用電場隔離的如反偏PN結電容，采用氧化物介質(zhì)隔離的如MOS電容。但容量很難做大，由于硅片面積太昂貴了。而且，硅工藝目前還無法做出像分立器件那樣的疊層構造或卷繞構造。適用的容量也就是在pF的數(shù)量級。有適用電感量的電感元件根本上無法用硅工藝實現(xiàn)。目前出現(xiàn)了幾種螺線型集成電感，是利用原來用于實現(xiàn)硅片外表導線的金屬化工藝，采用多次金屬淀積和光刻，構成微型的螺線管〔有平面螺線和螺線管之分〕。普通容量很小，最大的也在nH的數(shù)量級，稱作微電感。40二極管：-在cmos工藝中，二極管對提供參考電壓、溫度補償以及溫度丈量等都非常有用。如放大器和反響回路中的二極管可以構成對數(shù)放大器。-由雙極型晶體管構造二極管時，可以將基極和集電極短路。作為一種選擇可以將bipolar的埋層、集電極及其接觸層省略掉。但是為了確保更好的匹配性，普通會將集電極保管下來，并與基極短接。根本IC單元幅員設計–二極管EBCCbipolar-〉diode根本二極管41根本IC單元幅員設計–二極管-變?nèi)荻O管具有一個可高度變化的結電容。一切的二極管都具有變?nèi)萏匦?，但是在變?nèi)荻O管中，我們采用了特殊的摻雜來進一步加強這種可變電容的特性。-變?nèi)荻O管的運用：變?nèi)荻O管在構造壓控振蕩器時非常有用。利用其電容可變的特性，可以和芯片上的電感一同共同構成串聯(lián)或并聯(lián)的諧振電路。這樣，假設用一個外部的調(diào)諧電壓來改動二極管的電容，就可以改動電路的諧振頻率。42ESD維護：-ESD維護，即“ElectroStaticDischarge〞靜電釋放維護，是利用二極管的反向擊穿特性〔由于靜電都是很高的，如上千伏特電壓〕。-diode的反向擊穿電壓大約12伏左右。所以當運用靜電維護的diode時，下一級的最大電壓也被鉗位在12v。-優(yōu)秀的ESD二極管幅員都和能量流有關。-為了盡能夠多地泄放流入或流出diode的能量，將其畫成環(huán)形構造。根本IC單元幅員設計–二極管PN環(huán)形構造PN結二極管43襯底ESD二極管PN環(huán)形構造PN結二極管襯底環(huán)形二極管的橫截面圖。ESD維護：在p襯底上做n摻雜構成“襯底二極管〞的構造被普遍用于ESD維護。44ESD維護：在n阱中制造的diode被稱為“阱二極管〞。N阱ESD二極管PN襯底二極管NP阱二極管45根本IC單元幅員設計–二極管阱二極管的典型運用是構成從輸入到正電源的維護電路。襯底二極管的典型運用是構成從輸入到負電源的維護電路。某些bipolar的研討者，對于到正負電源的通路都運用阱二極管。襯底二極管的幅員是p圍繞著n，而阱二極管的幅員是n圍繞著p。PN襯底二極管NP阱二極管46ESD維護：-每個輸入和輸出的引腳都需求ESD維護。每個引腳都放置ESD二極管也有一個缺陷，ESD二極管能夠毀掉一塊芯片的優(yōu)良性能。假設一個很敏感的輸入引腳和一些噪聲很大的輸出引腳，ESD二極管將經(jīng)過襯底和ESD二極管的電容將輸出銜接到輸入。因此，在高頻電路中，任何運用ESD二極管將是一個很大的問題。-隨著電路頻率的添加，從阱到襯底的電容幾乎將一切的輸入輸出相互銜接起來，這樣，在一些高頻電路中，人們能夠故意不放ESD二極管，但在大規(guī)模的cmos微處置器中，ESD維護是一個需求重點關注的問題。根本IC單元幅員設計–二極管47圓形幅員：因高壓集中到一點時會像忽然迸發(fā)的尖峰，假設運用正方形幅員設計ESD二極管，那些電荷集中的拐角就存在電壓劇增的危險?？蛇\用圓形的幅員防止高電壓和電流破壞二極管。梳狀幅員：在ESD二極管和變?nèi)荻O管中，還?？吹竭\用梳狀構造的幅員。降低電阻，同時又不改動芯片的實踐特性。根本IC單元幅員設計–二極管NP圓形ESD二極管幅員PPPPNNN梳狀ESD二極管幅員48器件尺寸設計：SPICE-SPICE:SimulationProgramforICsEmphasis利用SPICE去確定器件尺寸。根本IC單元幅員設計–CMOSlayoutmathematicalmodelschematicSPECS電路規(guī)范SPICEdevicesize49SimulationProgramwithIntegratedCircuitEmphasis電路設計規(guī)范:要求放大器具有20倍的電壓增益，頻響范圍20Hz到20kHz，3.3V電源下2mA電流，等等。SPICE軟件：將顯示電路執(zhí)行什么操作，電流多大，頻率呼應如何，增益是多少等信息。經(jīng)過這些商業(yè)化的軟件，我們不需求真正的硬件測試就可以察看結果。50根本IC單元幅員設計–CMOSlayout場效應:由于附近電壓作用而構成電子或空穴聚積的效應51根本IC單元幅員設計–CMOSlayout開關隔離假設有三個燈泡，要實現(xiàn)獨立地開關這些燈泡52根本IC單元幅員設計–CMOSlayout加強型器件和耗盡型器件開關速度現(xiàn)代晶體管電路的一個重要要素是晶體管的開關速度。先制備一長條N型雜質(zhì)區(qū)在注入N型雜質(zhì)之前先放置柵53根本IC單元幅員設計–CMOSlayout互補型開關CMOS54根本IC單元幅員設計–CMOSlayoutN阱和襯底接觸來自于實踐器件的走漏電流，p區(qū)與N能夠會構成一定的偏壓，如導致P區(qū)、N區(qū)構成PN結正偏，災難。將襯底接最低的電位，通常是負電源；同時將P型器件的N型區(qū)域接最高電位，通常是正電源。即使阱和襯底接上了正確的電位，阱/襯底的PN結依然存在正向偏置的能夠，這種景象稱為閂鎖效應〔Latch-up〕55器件尺寸設計：大尺寸器件的設計-對于FET任務而言，有氧化層絕緣是好的，也是必需的，但它引入的電容卻是不好的。-對于細長的晶體管，不僅存在電容，細長的柵還會引入電阻?！凹氶L的晶體管存在問題。〞-我們將理想化的晶體管銜接在柵電阻的末端，柵電容那么銜接在柵極和襯底之間。根本IC單元幅員設計–CMOSlayoutSDGonoffonoffinputsignalofGinputsignalofAA56器件尺寸設計：大尺寸器件的設計-寄生柵電阻可減慢寄生電容的充放電速度,即存在一個RC時間常數(shù)。-晶體管的長度，即溝道長度，決議了晶體管開關的速度，因此，柵的長度是不允許改動的，同時，也必需維持一樣的有效柵寬。-由于柵長和有效柵寬是不能改動的，也即柵面積，柵寄生電容不能改動，所以只需改動寄生電阻來改動RC時間常數(shù)，寄生電阻的改動可以經(jīng)過并聯(lián)n個1/n寬的晶體管來使得寄生電阻減少為原來的(1/n)2。-幅員要盡量運用“源漏區(qū)共用〞技術〔思索的是面積〕.根本IC單元幅員設計–CMOSlayout57根本IC單元幅員設計–CMOSlayoutSDGIIIIIIIVbigsizeMOSsplitintofourpartssimplemode這里指的是柵極電阻，不是溝道電阻；柵長是溝道的寬度，柵寬是溝道的長度，即特征尺寸，或最小線寬。58源漏區(qū)共用芯片的面積直接關系到本錢，芯片面積越小，本錢越低59器件銜接技術：-poly可以作為引線運用。但是poly的電阻遠大于金屬，建議僅對非常短的間隔采用poly連線。根本IC單元幅員設計–CMOSlayout"U〞形的金屬條"M〞形的金屬條希望節(jié)省更多的面積，可以舍棄一些接觸孔并將連線直接跨越器件60器件銜接技術：-假設希望節(jié)省更多的面積，可以沒有必要將源漏區(qū)的接觸孔沿著整個溝道寬度方向都開出，此時可以將連線跨越器件而節(jié)省面積。多開接觸孔的目的是為了減小器件的接觸電阻，假設舍棄太多的接觸孔，接觸電阻能夠會高于他的允許值。-可以用金屬線將分開的poly柵條銜接起來，這種銜接方法最可靠。-源漏共用、器件分裂和減少寄生是貫穿CMOS幅員設計的根本技術。根本IC單元幅員設計–CMOSlayout61緊湊型幅員：“盡量將器件設計成矩形。〞為何將p型器件全放在一個共用的n阱里？由于：1)設計規(guī)那么規(guī)定n阱之間的間距遠大于晶體管之間的間距。2)共用n阱技術可以減小電路面積。同樣，n型器件也被放置在共用的區(qū)域，或是p阱，或是p型襯底。根本IC單元幅員設計–CMOSlayout62棒狀圖：——源漏共用、緊湊型的運用-通常棒狀圖中，將p型器件放置在頂部，n型器件放置在底部。以“x〞表示器件接觸點銜接的位置〔A、B、C〕。一、兩條平行的豎線表示分散區(qū)斷開點的位置。

根本IC單元幅員設計–CMOSlayout6364根本IC單元幅員設計–CMOSlayout65-混合棒狀圖：是指采用分散區(qū)的矩形替代棒圖，它給以更多器件的覺得，更接近于真實幅員。66阱銜接、襯底銜接：-為了阻止襯底和阱之間的寄生二極管因正導游通而出現(xiàn)閂鎖效應，將n阱接最正的電源，p襯底接最負的電源。這種銜接稱為“阱銜接〞和“襯底銜接〞。-pmos器件的兩邊各有一個“阱銜接區(qū)〞〔阱接觸區(qū)〕，是n阱內(nèi)部的N+參雜區(qū)，N+參雜區(qū)降低了接觸電阻。襯底銜接位于n阱外右側。-“盡能夠多地設置“阱銜接區(qū)〞和“襯底銜接區(qū)〞，只需有空間，越多越好，在CMOS幅員中，經(jīng)常看到“阱銜接區(qū)〞完全覆蓋阱的情況。根本IC單元幅員設計–CMOSlayoutXXXXXXXXXXXXNwellwellcontactregionXXXsubstratecontactregionV-V+67阱銜接、襯底銜接：-對于襯底銜接和阱銜接有一些規(guī)那么，這些規(guī)那么闡明每隔多大間隔必需設置一個阱銜接區(qū)，阱銜接區(qū)間隔晶體管應該有多近。有些規(guī)那么還闡明襯底/阱銜接的頻度是多少。如“每50um至少有一個阱銜接點〞。-在做任何布線之前先設置阱銜接和襯底銜接。

根本IC單元幅員設計–CMOSlayout68-在細長阱的情況下，阱銜接能夠只能位于細長阱的邊境之處，如阱的左右兩側，這時，某些中心的晶體管因距阱銜接區(qū)太遠，此處與襯底的pn結是危險的，能夠出問題。因n阱參雜區(qū)是有電阻的，該電阻產(chǎn)生壓降并有能夠導致pn二極管導通。可供選擇的方法是添加器件頂部尺寸并在那里放上阱銜接區(qū)?；蛘卟捎脟@著阱的環(huán)狀阱銜接構造。69根本IC單元幅員設計–CMOSlayout在細長阱的情況下，阱銜接能夠只能位于細長阱的邊境之處，如阱的左右兩側70根本IC單元幅員設計–CMOSlayout71根本IC單元幅員設計–CMOSlayout72天線效應：-cmos晶體管的柵非常脆弱并容易損壞。-天線效應，是指多晶硅在采用反響離子刻蝕RIE〔ReactiveIonEtch〕的過程中，由于RIE反響室多達2000多伏的高壓而在多晶硅柵上積累電荷，假設多晶硅柵面積較大，電荷積累較多，那么產(chǎn)生相應的電壓，而使柵氧化層被損壞并導致晶體管失效。根本IC單元幅員設計–CMOSlayout介電資料刻蝕〔DielectricEtch〕、多晶硅刻蝕〔Poly-siliconEtch〕和金屬刻蝕〔MetalEtch〕。73天線效應：-另一個工藝問題是，采用RIE刻蝕的第一層金屬，也會產(chǎn)生電壓，而傳到與之銜接的晶體管柵上，產(chǎn)生天線效應一樣的效果。-實踐上由反響離子刻蝕poly、contact、metal、via時，都會出現(xiàn)同樣的情況。根本IC單元幅員設計–CMOSlayout1〕跳線法。即斷開存在天線效應的金屬層，經(jīng)過通孔銜接到其它層。74天線效應2〕可在襯底上制造一個小二極管并與晶體管柵金屬相連，而限制所產(chǎn)生的電壓幅度。稱為“柵鉗位二極管〞或者“NAC〔NetAreaCheck〕二極管〞。襯底二極管75天線效應：-并不是一切的柵都需求NAC二極管維護，假設一個柵用金屬銜接到另一個器件的源漏區(qū)，那么那個器件源漏對襯底的二極管起到鉗位作用。根本IC單元幅員設計–CMOSlay