微電子技術(shù)基礎(chǔ)第一章

微電子技術(shù)基礎(chǔ)西南科技大學理學院劉德雄Email:tianyingldx@126.comPhone么叫微電子技術(shù)？微電子技術(shù)是建立在以集成電路為核心的各種半導體器件基礎(chǔ)上的高新電子技術(shù)。特點是體積小、重量輕、可靠性高、工作速度快，微電子技術(shù)對信息時代具有巨大的影響。2024/1/15西南科技大學2微電子技術(shù)產(chǎn)品2024/1/15西南科技大學3液晶電視主板傳統(tǒng)彩電主板微電子技術(shù)產(chǎn)品2024/1/15西南科技大學4耐高溫芯片Itanium2-a處理器芯片2024/1/15西南科技大學5主要內(nèi)容一、微電子技術(shù)發(fā)展歷史二、微電子技術(shù)發(fā)展的規(guī)律與趨勢三、器件與集成電路制造工藝簡介四、本課程的主要內(nèi)容第一章概述一、微電子技術(shù)發(fā)展歷史一些關(guān)鍵的半導體、微電子技術(shù)（工藝）1918年

柴可拉斯基晶體生長技術(shù)--CZ法/直拉法，Czochralski,Si單晶生長2024/1/15西南科技大學72024/1/15西南科技大學82024/1/15西南科技大學9一、微電子技術(shù)發(fā)展歷史1925年

布里吉曼晶體生長技術(shù)，Bridgman，GaAs及化合物半導體晶體生長1947年第一只晶體管(鍺材料)（點接觸式），Bardeen、Brattain及Shockley，三人同獲1956年諾貝爾物理獎

2024/1/15西南科技大學10一、微電子技術(shù)發(fā)展歷史肖克利(WilliamShockley)

1910—1989巴丁(JohnBardeen)1908—1991

布拉坦(WalterBrattain)

1902—1987

貝爾實驗室簡介2024/1/15西南科技大學11貝爾電話實驗室或貝爾實驗室，最初是貝爾系統(tǒng)內(nèi)從事包括電話交換機，電話電纜，半導體等電信相關(guān)技術(shù)的研究開發(fā)機構(gòu)。貝爾實驗室是公認的當今通信界最具創(chuàng)造性的研發(fā)機構(gòu)，在全球擁有10000多名科學家和工程師，為朗訊科技公司及朗訊客戶提供高技術(shù)的服務(wù)與支持。

1925年1月1日，當時朗訊總裁，華特·基佛德（WalterGifford）收購了西方電子公司的研究部門，成立一個叫做“貝爾電話實驗室公司”的獨立實體，后改稱貝爾實驗室。兩項信息時代的重要發(fā)明-晶體管和信息論都是貝爾實驗室在40年代研究出來的。貝爾實驗室在50和60年代的重大發(fā)明有太陽能電池，激光的理論和通信衛(wèi)星。2024/1/15西南科技大學12一、微電子技術(shù)發(fā)展歷史2024/1/15西南科技大學13一、微電子技術(shù)發(fā)展歷史1949pn結(jié),Shockley1952Ⅲ-Ⅴ族化合物半導體,Welker1952擴散，高溫深結(jié)1954第一個硅晶體管，Teal,貝爾實驗室1957光刻膠,Andrus，光刻成本占35%1957氧化物掩蔽層，F(xiàn)rosch和Derrick,可阻止大部分雜質(zhì)的擴散

2024/1/15西南科技大學14一、微電子技術(shù)發(fā)展歷史1957CVD（化學氣相淀積）外延晶體生長技術(shù)—薄膜，Sheftal、Kokorish及Krasilov,改善器件性能、制造新穎器件1957異質(zhì)結(jié)雙極晶體管（HBT）,Kroemer（2000年諾貝爾物理獎）1958離子注入,Shockley，低溫淺結(jié)、精確控制摻雜數(shù)目1958第一個（混合）集成電路,Kilby（2000年諾貝爾物理獎）,由Ge單晶制作：1個BJT、3個電阻、1個電容

2024/1/15西南科技大學15一、微電子技術(shù)發(fā)展歷史世界上第一個集成電路2024/1/15西南科技大學16一、微電子技術(shù)發(fā)展歷史1959第一個單片集成電路,Noyce（2000年諾貝爾物理獎）,6個器件的觸發(fā)器1960平面化工藝，SiO2層（光刻）→窗口（擴散）→pn結(jié)1960第一個MOSFET(金屬-氧化物-半導體場效應(yīng)晶體管)，Kahang及Atalla,1963CMOS(互補型金屬-氧化物-半導體場效應(yīng)晶體管)，Wanlass及薩支唐，邏輯電路1967DRAM(動態(tài)隨機存儲器)，Dennard1969多晶硅自對準柵極，Kerwin，有效降低寄生效應(yīng)2024/1/15西南科技大學17一、微電子技術(shù)發(fā)展歷史1969MOCVD（金屬有機化學氣相淀積），Manasevit及Simpson，GaAs外延

1971干法刻蝕，Irving，CF4-O2，各向異性好1971分子束外延（MBE），極薄薄膜（原子級）、精確控制1971微處理器（Intel4004,3mmX4mm，含2300個MOS管，10μm工藝），Hoff，2024/1/15西南科技大學18一、微電子技術(shù)發(fā)展歷史2024/1/15西南科技大學19一、微電子技術(shù)發(fā)展歷史1989化學機械拋光，Davari，各層介電層全面平坦化（的關(guān)鍵）1993銅布線，鋁在大電流下有嚴重的電遷移現(xiàn)象1999年的0.18微米工藝、2001年的0.13微米、2003年的90納米（0.09微米），2005年的65納米（0.065微米），2009年的32納米1960′s的25mm(1

英寸），1970′s的51mm(2英寸），1980′s的100mm(4英寸），1990′s的200mm(8英寸），2000的300mm(12英寸），現(xiàn)在400mm(16英寸)2024/1/15西南科技大學20二、微電子技術(shù)發(fā)展的規(guī)律與趨勢2024/1/15西南科技大學212024/1/15西南科技大學222024/1/15西南科技大學232024/1/15西南科技大學242024/1/15西南科技大學252024/1/15西南科技大學262024/1/15西南科技大學272024/1/15西南科技大學282024/1/15西南科技大學292024/1/15西南科技大學302024/1/15西南科技大學312024/1/15西南科技大學322024/1/15西南科技大學332024/1/15西南科技大學342024/1/15西南科技大學352024/1/15西南科技大學362024/1/15西南科技大學372024/1/15西南科技大學382024/1/15西南科技大學392024/1/15西南科技大學402024/1/15西南科技大學41三、器件與集成電路制造工藝簡介硅外延平面晶體管制造工藝3DK3

—NPN型開關(guān)管2024/1/15西南科技大學42工藝流程--前工序⑴襯底制備（ρ=10-3Ω·cm，N+,400μm）→⑵外延（N,ρ=0.3-0.5Ω·cm，1-10μm）→⑶基區(qū)氧化/一次氧化（光刻掩蔽膜/鈍化表面，500-600nm）→⑷基區(qū)光刻（刻出基區(qū)擴散窗口）→⑸硼預淀積（擴散足夠的B雜質(zhì)，N型）→⑹減薄蒸金（減到200-250μm；減?。罕苊獗趁鍮擴散到內(nèi)部/利于劃片；蒸金：金擴散雜質(zhì)源，）→2024/1/15西南科技大學43工藝流程--前工序⑺硼再分布（再分布/二次氧化/金擴散。再分布：控制結(jié)深與表面濃度；金擴散:減少集電區(qū)少子壽命，縮短開關(guān)管底存儲時間，提高開關(guān)速度。）→⑻刻發(fā)射區(qū)/二次光刻（刻出發(fā)射區(qū)窗口）→⑼磷預淀積（形成發(fā)射區(qū)：β=30-40，BVceo>8V,BVcbo≈7V。）→⑽磷再分布（再分布/三次氧化；再分布：達到設(shè)計要求，如β=50-60；三次氧化：光刻引線孔的掩蔽膜，200-300nm。）→2024/1/15西南科技大學44工藝流程--前工序⑾刻引線孔/三次光刻（刻出基區(qū)、發(fā)射區(qū)的電極引線接觸窗口。）→⑿蒸鋁（真空蒸高純Al）→⒀鋁反刻/四次光刻（刻蝕掉電極引線以外的鋁層，用三次光刻的反版）→⒁合金（550-580℃，形成Al-Si歐姆接觸。）→2024/1/15西南科技大學45工藝流程--前工序⒂初測（測β、BV，不合格作記號。）→⒃劃片（用金剛刀，激光）→⒄燒結(jié)（用銀漿將管芯固定在管殼底座上，使集電極與底座金屬板及集電極管腳相連，并形成歐姆接觸。）→⒅鍵合（用金絲/硅鋁絲將發(fā)射極、基極與底座上相應(yīng)的管腳相連接。）→2024/1/15西南科技大學46工藝流程--后工序⒆中測（檢查劃片、壓片、燒結(jié)、鍵合工序的質(zhì)量→⒇封帽（管殼的材料、形狀及質(zhì)量對性能影響極大）→（21）工藝篩選（高溫老化、功率老化、高低溫循環(huán)實驗）→（22）總測（全面測試、等級分類）→（23）打印包裝、入庫。

2024/1/15西南科技大學47輔助工序：超凈廠房技術(shù)超純水、高純氣體制備技術(shù)光刻掩膜版制備技術(shù)材料準備技術(shù)2024/1/15西南科技大學48PN結(jié)隔離雙極型集成電路制造工藝

工藝流程⑴襯底制備（ρ=8-13Ω·cm，P型,（111）晶面，300400μm）→⑵埋層氧化（埋層擴散的掩蔽膜，1-1.5μm；埋層作用降低集電極串聯(lián)電阻）→⑶埋層光刻（刻埋層擴散區(qū)窗口）→⑷埋層擴散（N+,R□≤20Ω/□）→⑸外延（N型Si，ρ=0.3-0.5Ω·cm，8-10μm）→⑹隔離氧化（隔離擴散的掩蔽膜，0.6-1μm）→2024/1/15西南科技大學49工藝流程⑺隔離光刻（刻隔離墻擴散窗口）→⑻隔離擴散（形成P+型隔離墻：P+擴散要穿透外延層與P-Si襯底連通，將N型外延層分割成若干獨立得“島”；兩步擴散）→(9)背面蒸金（真空蒸高純金）→(10)基區(qū)氧化（基區(qū)擴散掩蔽膜：0.5-0.8μm；金擴散：提高開關(guān)速度，消除從P型擴散區(qū)到襯底的P-N-P晶體管效應(yīng)）→2024/1/15西南科技大學50工藝流程⑾基區(qū)光刻（刻出基區(qū)及各擴散電阻的窗口）→⑿基區(qū)擴散（預淀積硼；硼再分布/氧化，氧化：發(fā)射區(qū)磷擴散的掩蔽膜，0.5-0.6μm；）→⒀發(fā)射區(qū)光刻（刻出發(fā)射區(qū)、集電區(qū)窗口）→⒁發(fā)射區(qū)擴散（磷預淀積；再分布/三次氧化）→⒂刻引線孔（刻出電極引線歐姆接觸窗口）→⒃蒸鋁（真空蒸高純Al）→⒄鋁反刻（刻蝕掉電極引線以外的鋁層）→2024/1/15西南科技大學51工藝流程（18）初測→（19）劃片→（20）燒結(jié)→（21）鍵合→（22）中測→（23）封帽→（24）工藝篩選→（25）總測→（26）打印、包裝、入庫。2024/1/15西南科技大學52集成電路的特有工藝

a．隔離擴散目的：形成穿透外延層的P+（N+）隔離墻,將外延層分割成若干彼此獨立的隔離“島”。電路中相互需要隔離的晶體管和電阻等元件分別做在不同的隔離島上。工作時：P+接低電壓（接地），N型隔離島接高電壓。元件間的隔離：兩個背靠背的反向PN結(jié)--PN結(jié)隔離。2024/1/15西南科技大學53集成電路的特有工藝b.埋層擴散集電極引線從正面引出，從集電極到發(fā)射極的電流必須從高阻的外延層流過，這相當于在體內(nèi)引入了一個大的串聯(lián)電阻，導致飽和壓降增大。低阻埋層（N+型薄層）:有效降低了集電區(qū)的串聯(lián)電阻。2024/1/15西南科技大學54四、本課程的主要內(nèi)容1.襯底制備—單晶生長；晶片的切、磨、拋