中國(guó)科大半導(dǎo)體器件物理課件5_第1頁(yè)
中國(guó)科大半導(dǎo)體器件物理課件5_第2頁(yè)
中國(guó)科大半導(dǎo)體器件物理課件5_第3頁(yè)
中國(guó)科大半導(dǎo)體器件物理課件5_第4頁(yè)
中國(guó)科大半導(dǎo)體器件物理課件5_第5頁(yè)
已閱讀5頁(yè),還剩160頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

2024/1/201SemiconductorDevices第五章:MOS器件§5.1MOS結(jié)構(gòu)及MOS二極管§5.2MOSFET的基本理論§5.3MOSFET的頻率特性§5.4MOSFET的擊穿特性§5.5MOSFET的功率特性§5.6MOSFET的開(kāi)關(guān)特性§5.7MOSFET的溫度特性§5.8MOSFET的短溝道效應(yīng)§5.9短溝道MOSFET2024/1/202SemiconductorDevices簡(jiǎn)介MOSFET在半導(dǎo)體器件中占有相當(dāng)重要的地位,它是大規(guī)模集成電路和超大規(guī)模集成電路中最主要的一種器件。MOSFET是一種表面場(chǎng)效應(yīng)器件,是靠多數(shù)載流子傳輸電流的單極器件。它和前面介紹的JFET、MESFET統(tǒng)稱為場(chǎng)效應(yīng)晶體管,其工作以半導(dǎo)體的場(chǎng)效應(yīng)為物理基礎(chǔ)。與兩種載流子都參加導(dǎo)電的雙極晶體管不同,場(chǎng)效應(yīng)晶體管的工作原理是以簡(jiǎn)單的歐姆定律為根據(jù),而雙極晶體管是以擴(kuò)散理論為根據(jù)。雙極晶體管是電流控制器件,場(chǎng)效應(yīng)晶體管則是電壓控制器件。與JFET和MESFET柵壓控制導(dǎo)電溝道截面積不同,MOS器件柵壓控制的是導(dǎo)電溝道的載流子濃度。2024/1/203SemiconductorDevices與雙極晶體管相比,場(chǎng)效應(yīng)晶體管的優(yōu)點(diǎn)是:(1)輸入阻抗高。一般為1010Ω的數(shù)量級(jí),最高可達(dá)1013Ω,這有利于放大器各級(jí)間的直接耦合,且只需要很小的前級(jí)驅(qū)動(dòng)電流,并可與多個(gè)FET并聯(lián);(2)場(chǎng)效應(yīng)晶體管的輸入功耗很?。唬?)溫度穩(wěn)定性好;因?yàn)樗嵌嘧悠骷潆妼W(xué)參數(shù)不易隨溫度而變化。例如當(dāng)溫度升高后,F(xiàn)ET溝道中的載流子數(shù)略有增加,但同時(shí)又使載流子的遷移率稍為減小,這兩個(gè)效應(yīng)正好相互補(bǔ)償,使FET的放大特性隨溫度變化較小;(4)場(chǎng)效應(yīng)晶體管的增益(即柵的跨號(hào)gm)在較大漏電流條件下基本上不變化。而雙極晶體管的hFE(IC)在大電流下卻很快下降;(5)噪聲系數(shù)小,這是因?yàn)镕ET依靠多子輸運(yùn)電流,故不存在雙極晶體管中的散粒噪聲和配分噪聲;(6)抗輻射能力強(qiáng)。雙極晶體管受輻射后非平衡少子壽命降低,故電流增益下降。FET的特性與載流子的壽命關(guān)系不大,故抗輻射性能較好;(7)增強(qiáng)型MOS晶體管之間存在著天然的隔離,可以大大地提高M(jìn)OS集成電路的集成度。2024/1/204SemiconductorDevices場(chǎng)效應(yīng)晶體管與雙極晶體管相比也存在一些缺點(diǎn):(1)工藝環(huán)境要求高;(2)場(chǎng)效應(yīng)管的速度比雙極晶體管的速度低等。2024/1/205SemiconductorDevices§5.1MOS結(jié)構(gòu)的基本性質(zhì)及MOS二極管1、基本結(jié)構(gòu)和能帶圖

MOS結(jié)構(gòu)指金屬-氧化物-半導(dǎo)體結(jié)構(gòu):半導(dǎo)體作為襯底,假定均勻摻雜; 氧化物一般為SiO2,生長(zhǎng)工藝簡(jiǎn)單,SiO2/Si的界面態(tài)密度<1010cm-2(單位面積界面陷阱數(shù)); 金屬泛指柵極材料,不僅限于金屬。目前主要采用多晶硅或難熔金屬硅化物。2024/1/206SemiconductorDevicesSiO2metalsemiconductorSiO2SidOhmiccontactMOS二極管的結(jié)構(gòu)圖

MOS二極管是重要的半導(dǎo)體器件,在半導(dǎo)體表面的研究中及其重要。VGND2024/1/207SemiconductorDevices理想MOS二極管的能帶圖2024/1/208SemiconductorDevices2、理想MOS二極管的定義:1)零偏壓下,能帶是平的。2)任意偏置下,二極管中只有兩部分?jǐn)?shù)量相等但符號(hào)相反的電荷:半導(dǎo)體中的電荷和靠近氧化物的金屬表面上的電荷。3)在直流偏置下,氧化層中沒(méi)有載流子輸運(yùn),或者說(shuō)氧化物的電阻無(wú)限大。2024/1/209SemiconductorDevices3、平帶電壓

在MOS結(jié)構(gòu)中,金屬和半導(dǎo)體之間因功函數(shù)差而產(chǎn)生一定的固有電壓,并造成半導(dǎo)體能帶彎曲,如果金屬對(duì)半導(dǎo)體加相反電壓使之平衡其固有電壓,則半導(dǎo)體表面和體內(nèi)一樣,能帶處處平坦。外加的能使半導(dǎo)體能帶是平的電壓稱為平帶電壓VFB。對(duì)于實(shí)際的SiO2/SiMOS二極管,在系統(tǒng)中有所謂的有效界面電荷,將在金屬和半導(dǎo)體內(nèi)感應(yīng)極性相反的電荷,是造成半導(dǎo)體能帶不平的另一個(gè)原因,這時(shí),必須再加一個(gè)電壓才能使半導(dǎo)體中的電荷完全消失,能帶處處拉平。因此實(shí)際MOS結(jié)構(gòu),平帶電壓分為兩部分:

VFB=VFB1+VFB2。2024/1/2010SemiconductorDevices(1)VFB1:用來(lái)抵消功函數(shù)差的影響其中,

相對(duì)于本征費(fèi)米能級(jí)定義的半導(dǎo)體材料的費(fèi)米勢(shì)。對(duì)于給定的MOS結(jié)構(gòu),即VFB1,決定于MOS結(jié)構(gòu)所用的柵極材料和半導(dǎo)體摻雜濃度。

2024/1/2011SemiconductorDevices多晶硅是一種十分重要的柵極材料,主要優(yōu)點(diǎn)是能承受器件制作中的高溫過(guò)程。因此Poly-Si又可充當(dāng)源漏區(qū)的掩模,得到?jīng)]有柵源交疊或柵漏交疊的自對(duì)準(zhǔn)柵。對(duì)于多晶硅柵,應(yīng)以多晶硅的費(fèi)米勢(shì)表示,多晶硅作柵一般是高摻雜的,因此費(fèi)米能級(jí)靠近導(dǎo)帶底或價(jià)帶頂?shù)?,此時(shí)

即,其中,p型取+,n型取-。2024/1/2012SemiconductorDevices(2)VFB2:用來(lái)消除有效界面電荷的影響

SiO2層內(nèi)部及SiO2/Si界面存在電荷,基本分類:界面陷阱電荷,氧化物固定電荷,氧化物陷阱電荷和可動(dòng)離子電荷。界面陷阱電荷Qit:歸因于SiO2/Si界面性質(zhì),并取決于該界面的化學(xué)組分,在SiO2/Si界面上的陷阱,其能級(jí)位于硅禁帶之內(nèi),和晶面取向有關(guān)。氧化物固定電荷Qf:位于SiO2/Si界面約30?范圍內(nèi),在表面勢(shì)大幅度變化時(shí)也不能充放電,Qf通常是正的,并和氧化、退火條件、Si晶面取向有關(guān)。氧化物陷阱電荷Qot:和SiO2的缺陷有關(guān),分布在SiO2層內(nèi),和工藝過(guò)程有關(guān)的Qot可以通過(guò)低溫退火除掉大部分??蓜?dòng)離子電荷Qm:如Na+等堿金屬離子,在高溫和高壓下工作時(shí),它們可以在氧化層內(nèi)移動(dòng)。因此,在器件制造中,要防止可動(dòng)離子的玷污。2024/1/2013SemiconductorDevices為簡(jiǎn)化分析,常假定它們都固定在SiO2/Si界面上,其面密度為Q0,對(duì)SiO2/Si系統(tǒng),無(wú)論是p型襯底或n型襯底,Q0總是正的,在現(xiàn)代工藝水平下可低至10-10C/cm-2。Q0將在金屬和半導(dǎo)體中感應(yīng)極性相反的電荷-Q0,因此必須在金屬上提供全部所需的-Q0,即除了,還有:電源的負(fù)極與金屬相連,Cox是柵氧化層的單位面積電容,

其中εox、dox分別為柵氧化層的介電常數(shù)和厚度。

2024/1/2014SemiconductorDevices4、表面勢(shì)ΨS氧化層下的半導(dǎo)體表面通常簡(jiǎn)稱表面。當(dāng)柵對(duì)襯底的外加電壓VGB不等于平帶電壓VFB時(shí),半導(dǎo)體將出現(xiàn)表面電荷層,在它之外的半導(dǎo)體內(nèi)部都是電中性的,表面層上的電勢(shì)降落稱為表面勢(shì)ΨS,規(guī)定電勢(shì)降落的方向由表面指向體內(nèi),由此,表面電勢(shì)高于體內(nèi)時(shí),ΨS為正,反之為負(fù)。熱平衡時(shí),表面處的電子濃度和空穴濃度用ΨS表示為:2024/1/2015SemiconductorDevices5、電勢(shì)平衡和電荷平衡

一般外加?xùn)艍篤GB時(shí),半導(dǎo)體表面將出現(xiàn)電荷,并有電勢(shì)降落。電勢(shì)平衡方程

其中VGB為柵襯底偏壓,ψo(hù)x是柵氧化層上電壓,ψS是表面勢(shì)電荷平衡方程(電中性條件)

其中,QG是柵電荷,,QS為表面層電荷,Q0是有效界面電荷。單位為C/cm2。由于Q0是不變的,因此 2024/1/2016SemiconductorDevices6、半導(dǎo)體表面狀態(tài)2024/1/2017SemiconductorDevices積累:QmQS-dx電荷分布xE(X)電場(chǎng)分布靠近氧化層的半導(dǎo)體表面形成空穴積累積累情況下能帶圖及電荷分布2024/1/2018SemiconductorDevices耗盡:EFVg>0EFEvEcEi電荷分布E(X)x電場(chǎng)分布xwQm-d2024/1/2019SemiconductorDevices反型:2024/1/2020SemiconductorDevices強(qiáng)反型:xwmQm-dQnQscChargeDistributionElectricFieldxE(x)

一旦反型層形成,能帶只要再向下彎一點(diǎn)點(diǎn),對(duì)應(yīng)于耗盡層寬度增加很小,就會(huì)使反型層內(nèi)的電荷Qn大大增加,因此表面耗盡層寬度達(dá)到最大值Wm。2024/1/2021SemiconductorDevices表面耗盡區(qū)-半導(dǎo)體內(nèi)靜電勢(shì)為0,參考零點(diǎn)取本征費(fèi)米能級(jí)Ei在半導(dǎo)體表面EFEiSemiconductorsurfaceECEvEgOxidexP-typesilicon2024/1/2022SemiconductorDevices表面處載流子濃度為:

表面勢(shì)分為以下幾種:空穴積累(能帶向上彎曲)平帶條件空穴耗盡(能帶向下彎曲)本征狀態(tài)ns=np=ni反型(能帶向下彎曲)2024/1/2023SemiconductorDevices表面勢(shì)列表

(P型襯底)φS柵壓表面載流子濃度表面狀態(tài)表面能帶φS

0VG

0ns

n0,ps

p0空穴積累向上彎曲φS=0VG=0ns=n0,ps=p0

中性表現(xiàn)平帶φB

φS

0φB

VG

0ns

n0,ps

p0空穴耗盡向下彎曲φB=φS

0VG=φB

0ns=ps=ni本征表面向下彎曲(Ei與EF在表面相交)2φB

φS

φBVG

φBns

ps弱反型向下彎曲(Ei在表面內(nèi)與EF相交)φS≥2φBVG≥2φBns≥p0

ps強(qiáng)反型向下彎曲(Ei—EF)體內(nèi)=(EF—Ei)表面2024/1/2024SemiconductorDevices討論:(1)表面勢(shì)φS=0時(shí),表面與體內(nèi)的電勢(shì)相同,即為平帶條件。這是“表面積累”和“表面耗盡”兩種狀態(tài)的分界;(2)φS=φB時(shí),Ei和EF在表面處相交,表面處于本征狀態(tài)。這是“表面耗盡”和“表面反型”兩種狀態(tài)的分界;(3)φS=2φB時(shí),是“弱反型”和“強(qiáng)反型”的分界。2024/1/2025SemiconductorDevices對(duì)于MOSFET來(lái)說(shuō),最令人關(guān)注的是反型的表面狀態(tài)。當(dāng)柵偏壓VG

0時(shí),P型半導(dǎo)體表面的電子濃度將大于空穴濃度,形成與原來(lái)半導(dǎo)體導(dǎo)電類型相反的N型導(dǎo)電層,它不是因摻雜而形成的,而是由于外加電壓產(chǎn)生電場(chǎng)而在原P型半導(dǎo)體表面感應(yīng)出來(lái)的,故稱為感應(yīng)反型層。這一反型層與P型襯底之間被耗盡層隔開(kāi),它是MOSFET的導(dǎo)電溝道,是器件是否正常工作的關(guān)鍵。反型層與襯底間的P-N結(jié)常稱為感應(yīng)結(jié)。2024/1/2026SemiconductorDevices7、表面強(qiáng)反型條件反型使得能帶向下彎曲,當(dāng)半導(dǎo)體表面處的本征費(fèi)米能級(jí)Ei不是比費(fèi)米能級(jí)EF低很多時(shí),反型層中的電子仍然相當(dāng)少,基本上和本征載流子濃度ni同數(shù)量級(jí)。這種情況稱為“弱反型”。為在表面形成實(shí)用的N型溝道,就必須規(guī)定一個(gè)實(shí)用的反型標(biāo)準(zhǔn)。一般人們常用的最好標(biāo)準(zhǔn)就是“強(qiáng)反型”條件(或稱“強(qiáng)反型”近似)。強(qiáng)反型近似認(rèn)為:當(dāng)外加?xùn)烹妷涸黾拥侥骋恢担╒G

0)時(shí),能帶向下彎曲到使表面處的Ei在EF下方的高度正好等于半導(dǎo)體內(nèi)部Ei在EF上方的高度。也就是說(shuō)表面處N型層的電子濃度正好等于P型襯底的空穴濃度。這就是“強(qiáng)反型”條件。2024/1/2027SemiconductorDevices和距離x的關(guān)系可由一維泊松方程得到。當(dāng)半導(dǎo)體被耗盡,由積分泊松方程得表面耗盡區(qū)中的靜電勢(shì)分布:表面勢(shì)為:2024/1/2028SemiconductorDevices強(qiáng)反型出現(xiàn)的判斷標(biāo)準(zhǔn)是:表面耗盡層最大寬度為:同時(shí),2024/1/2029SemiconductorDevices表面電荷和表面勢(shì)2024/1/2030SemiconductorDevicesSi和GaAs最大耗盡區(qū)寬度Wm

與摻雜濃度NB的關(guān)系2024/1/2031SemiconductorDevicesQmDepletionregionxw-d-Qn-qNAEFECEiEFInversionregionEvQSNeutralsregion

能帶圖(p-typesubstrate)反型時(shí)電荷分布2024/1/2032SemiconductorDevices-d0wx電場(chǎng)分布-dv0vwx0電勢(shì)分布沒(méi)有功函數(shù)差時(shí),外加電壓分為兩部分:2024/1/2033SemiconductorDevices8、MOS二極管C-V特性

MOS電容定義為小信號(hào)電容,在直流電壓上疊加一小的交流電壓信號(hào)進(jìn)行測(cè)量。2024/1/2034SemiconductorDevices低頻電容

低頻或準(zhǔn)靜態(tài)下,多子和少子能跟得上交變信號(hào)的變化,達(dá)到靜態(tài)平衡。P-type襯底積累:

2024/1/2035SemiconductorDevices耗盡:

W2024/1/2036SemiconductorDevices反型:wdm

一旦發(fā)生強(qiáng)反型,對(duì)應(yīng)電容CSi增大,因此總電容將保持最小值,基本上就是Cox。2024/1/2037SemiconductorDevices

低頻下,表面耗盡區(qū)的產(chǎn)生-復(fù)合率相等,或者比電壓變化快,電子濃度的變化能跟得上交變信號(hào)的變化,導(dǎo)致電荷在測(cè)量信號(hào)的作用下與反型層相交換,測(cè)量結(jié)果與理論計(jì)算相一致。

高測(cè)量頻率下,增加的電荷出現(xiàn)在耗盡區(qū)邊緣,反型層電荷跟不上交變信號(hào)的變化。2024/1/2038SemiconductorDevicesP襯底MOS二極管的C-V特性曲線2024/1/2039SemiconductorDevices2024/1/2040SemiconductorDevices討論:(1)C-V特性是MOS二極管的基本特性。通過(guò)C-V特性的測(cè)量,可以了解半導(dǎo)體表面狀態(tài),了解SiO2層和SiO2/Si界面各種電荷的性質(zhì),測(cè)定Si的許多重要參數(shù)(如摻雜和少子壽命等)。(2)對(duì)于n型襯底,只需適當(dāng)改變正負(fù)號(hào)和符號(hào),C-V曲線相同,但互為鏡像,且n型襯底MOS二極管的閾值電壓是負(fù)的。2024/1/2041SemiconductorDevices§5.2MOSFET的基本理論MOSFET是一種表面場(chǎng)效應(yīng)器件,是靠多數(shù)載流子傳輸電流的單極器件。對(duì)于微處理器、半導(dǎo)體存貯器等超大規(guī)模集成電路來(lái)說(shuō)是最重要的器件,也日益成為一種重要的功率器件。這類器件包括:絕緣柵場(chǎng)效應(yīng)晶體管(IGFET);金屬-絕緣體-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MISFET);金屬-氧化物-半導(dǎo)體晶體管(MOST)。2024/1/2042SemiconductorDevices1、基本結(jié)構(gòu)和工作原理N溝MOSFET的結(jié)構(gòu):在P型襯底上擴(kuò)散(或離子注入)兩個(gè)N+區(qū),左邊的N+區(qū)稱源區(qū),右邊的N+區(qū)稱漏區(qū),分別用S和D表示。兩擴(kuò)散區(qū)之間的區(qū)域是溝道區(qū)。在溝道區(qū)的半導(dǎo)體表面熱生長(zhǎng)一層二氧化硅薄膜作為柵介質(zhì)。然后再在柵氧化層和源漏擴(kuò)散區(qū)上制作金屬電極,分別稱為柵電極(G)、源極(S)和漏極(D)。在P型襯底上也做一個(gè)金屬電極,稱為襯底接觸,又叫第二柵極,用B表示。主要器件結(jié)構(gòu)是二結(jié)之間的距離L;溝道寬度Z;柵氧化層厚度d;源漏結(jié)深度xj;襯底摻雜濃度NA等。在以后的討論中,都是把源電極作為參考電極,令其為零電位。一般情況下,源和襯底是短接的,故也取為零電位。

2024/1/2043SemiconductorDevicesN型MOSFET的基本結(jié)構(gòu)2024/1/2044SemiconductorDevicesMOSFET的透視圖2024/1/2045SemiconductorDevicesMOSFET的工作原理 使用MOSFET時(shí),源端通常接地。當(dāng)柵壓VGS=0時(shí),源漏之間兩個(gè)背靠背的pn結(jié)總有一個(gè)處于反偏,源漏之間只能有很小的pn結(jié)反向漏電流流過(guò)。

VGS>0時(shí),此電壓將在柵氧化層中建立自上而下的電場(chǎng),從柵極指向半導(dǎo)體表面,在表面將感應(yīng)產(chǎn)生負(fù)電荷。隨VGS增大,p型半導(dǎo)體表面多子(空穴)逐漸減小直至耗盡,而電子逐漸積累直至反型。 當(dāng)表面達(dá)到強(qiáng)反型時(shí),電子積累層將在源漏之間形成導(dǎo)電溝道。此時(shí)若在漏源之間加偏置電壓VDS,載流子就會(huì)通過(guò)導(dǎo)電溝道,從源到漏,由漏極收集形成漏電流。2024/1/2046SemiconductorDevicesMOSFET能工作的關(guān)鍵是半導(dǎo)體表面必須有導(dǎo)電溝道,而表面達(dá)到強(qiáng)反型時(shí)才有溝道。閾值電壓VT

使襯底表面(半導(dǎo)體表面)強(qiáng)反型時(shí)所需加的柵壓VG稱為閾值電壓。當(dāng)VGS>VT并逐漸增大時(shí),反型層的厚度將逐漸增厚,導(dǎo)電電子數(shù)目逐漸增多,即反型層的導(dǎo)電能力增加,IDS將會(huì)提高,實(shí)現(xiàn)柵壓對(duì)電流的控制。漏源電壓保證載流子由源區(qū)進(jìn)入溝道,再由漏區(qū)流出。2024/1/2047SemiconductorDevicesMOSFET分類2024/1/2048SemiconductorDevices2、非平衡狀態(tài)MOS二極管中,有柵壓存在時(shí),金屬的EFM和半導(dǎo)體的EFp不再一致,EFM-EFM=-qVGB但因?yàn)闆](méi)有電流流動(dòng),半導(dǎo)體從表面到體內(nèi)仍具有統(tǒng)一的費(fèi)米能級(jí),即仍處于平衡狀態(tài)。在MOSFET中,由于源漏分別與襯底形成pn結(jié),器件工作時(shí),源區(qū)、漏區(qū)及溝道具有相同的導(dǎo)電極性,因此漏區(qū)或源區(qū)pn結(jié)的反偏將導(dǎo)致表面溝道與襯底形成的pn結(jié)也處于反偏狀態(tài),并流過(guò)一定的反向電流,所以溝道中載流子的準(zhǔn)費(fèi)米能級(jí)EFn與襯底的費(fèi)米能級(jí)EFp分開(kāi),這就是MOS器件的非平衡狀態(tài)。2024/1/2049SemiconductorDevices緩變溝道近似(GCA) 假定電場(chǎng)沿溝道方向的分量變化比垂直分量的變化要小很多,稱為緩變溝道近似。GCA在溝道長(zhǎng)度L>>柵氧化層dox下成立,即對(duì)長(zhǎng)溝道器件中基本適用,對(duì)短溝道器件必須慎重。2024/1/2050SemiconductorDevices3、閾值電壓閾值電壓VT應(yīng)當(dāng)由三部分組成:(1)抵消功函數(shù)差和有效界面電荷的影響所需柵壓即平帶電壓VFB(2)產(chǎn)生強(qiáng)反型所需表面勢(shì)фS=2фB(3)強(qiáng)反型時(shí)柵下表面層電荷Qs在氧化層上產(chǎn)生的附加電壓,通常近似為2024/1/2051SemiconductorDevices對(duì)NMOS,對(duì)PMOS,2024/1/2052SemiconductorDevices上式中各參量符號(hào)對(duì)VGS(th)的影響MOSFET類型襯底材料型號(hào)φmsφBQBQOXVGS(th)N溝MOSFETP-+-+

0(增強(qiáng))

0(耗盡)P溝MOSFETN--++

0(增強(qiáng))2024/1/2053SemiconductorDevices在MOS集成電路的設(shè)計(jì)和生產(chǎn)中,VT的控制很重要。大多數(shù)應(yīng)用中需要增強(qiáng)型器件(對(duì)于NMOS比較困難)。為了有效調(diào)節(jié)閾值電壓,常使用離子淺注入方法,即通過(guò)柵氧化層把雜質(zhì)注入到溝道表面的薄層內(nèi),其作用相當(dāng)于有效界面電荷。閾值電壓的改變由下式估算:其中,NI是注入劑量,單位:/cm2,注入p型,取“+”;注入n型,取“-”。2024/1/2054SemiconductorDevices離子注入到溝道表面內(nèi)2024/1/2055SemiconductorDevices施加反向襯底電壓也能調(diào)整VT,對(duì)n溝器件,這時(shí)溝道源端在強(qiáng)反型時(shí)的耗盡層電荷為:其中,VBS表示襯底相對(duì)于源端的外加電壓。N溝器件襯底為p型,VBS<0時(shí)為反向襯底偏壓。P溝器件的反向襯底偏壓要求VBS>0。對(duì)N溝器件,有:其中,反映襯底偏壓對(duì)VT影響的強(qiáng)弱程度。2024/1/2056SemiconductorDevices2024/1/2057SemiconductorDevices氧化層厚度對(duì)VT也有影響。當(dāng)dox增加時(shí),柵壓對(duì)半導(dǎo)體表面的控制作用減弱,為使表面形成導(dǎo)電溝道,需要更大的柵壓即閾值電壓VT增加。這一點(diǎn)對(duì)MOS器件以外區(qū)域的半導(dǎo)體表面十分重要,這些區(qū)域稱為場(chǎng)區(qū)。場(chǎng)氧化層比柵氧化層厚得多。場(chǎng)區(qū)的閾值電壓可高達(dá)幾十伏,比柵壓大一個(gè)數(shù)量級(jí),適用于MOS器件之間的隔離。為了防止寄生溝道的產(chǎn)生,場(chǎng)區(qū)必須進(jìn)行高濃度摻雜,使表面不容易反型,從而將溝道隔斷開(kāi)。2024/1/2058SemiconductorDevices改變氧化層厚度場(chǎng)區(qū)的閾值電壓VT高達(dá)幾十伏,比柵壓大一個(gè)數(shù)量級(jí)2024/1/2059SemiconductorDevices由于Qox總呈現(xiàn)為正電荷效應(yīng),因此常規(guī)工藝作出的P溝MOSFET的閾值電壓只能是負(fù)的,即總是增強(qiáng)型的。Qox對(duì)VT影響很明顯,隨Qox的增大,VT向負(fù)值方向增大。在NA(或ND)襯底摻雜一定時(shí),Qox過(guò)大將會(huì)使器件由增強(qiáng)型變?yōu)楹谋M型,因此減少氧化層電荷,降低MOSFET的VT是制作高性能器件的一個(gè)重要任務(wù)。閾電壓與氧化層電容(COX)還有關(guān)系,減小厚度以增大電容就可以降低閾電壓。但過(guò)薄的氧化層給工藝帶來(lái)更多的困難(如增加針孔等),可以選用介電常數(shù)更高的介質(zhì)材料,如氮化硅(相對(duì)介電常數(shù)為7.5)介質(zhì)就是一例。2024/1/2060SemiconductorDevices4、MOSFET的直流特性以n溝MOSFET為例,定量分析其電流-電壓特性,導(dǎo)出電流-電壓方程。為數(shù)學(xué)處理上的方便,就MOSFET的基本物理模型作如下假設(shè):(1)一維近似。源區(qū)和漏區(qū)以及溝道邊緣的耗盡層都忽略不計(jì),只考慮溝道中的電流及電壓沿y方向的變化。(2)溝道區(qū)不存在復(fù)合一產(chǎn)生電流。(3)反型溝道內(nèi)的摻雜是均勻的。(4)溝道內(nèi)的擴(kuò)散電流比電場(chǎng)引起的漂移電流小得多,且溝道內(nèi)載流子的遷移率為常數(shù)。(5)強(qiáng)反型近似,即當(dāng)半導(dǎo)體表面能帶彎曲量為2ΦB,溝道開(kāi)始導(dǎo)電。(6)溝道與襯底間的反向飽和電流很小,可以忽略不計(jì)。(7)不考慮源區(qū)和漏區(qū)的體電阻以及接觸電阻。(8)采用肖克萊的緩變溝道近似,即假設(shè)跨過(guò)氧化層的垂直于溝道方向的橫向電場(chǎng)Ex比沿著溝道方向的縱向電場(chǎng)Ey大得多。也就是說(shuō),這表明沿溝道長(zhǎng)度方向的電場(chǎng)變化很慢,故有2024/1/2061SemiconductorDevices2024/1/2062SemiconductorDevices2024/1/2063SemiconductorDevicesN溝道MOSFET的基本電流一電壓方程,即一般的表達(dá)式。該式表明,MOSFET的漏電流是柵電壓VGS和漏電壓VDS的函數(shù)。對(duì)于給定的柵壓,漏電流隨漏電壓的增加而增大。

2024/1/2064SemiconductorDevices(a)線性區(qū)電流2024/1/2065SemiconductorDevices線性區(qū)工作的直流特性方程,由薩支唐首先提出,故常稱為薩氏方程。當(dāng)VDS很小時(shí),滿足VDS

(VGS-VT),則可簡(jiǎn)化為2024/1/2066SemiconductorDevices線性工作狀態(tài)近似為阻值恒定的歐姆電阻線性區(qū)(VD<<VDsat)2024/1/2067SemiconductorDevices當(dāng)VDS

фB時(shí),隨著VDS稍有增大時(shí),溝道壓降也上升,使柵絕緣層上壓降從源端到漏端逐漸下降,致使反型層溝道逐漸減薄。考慮到溝道壓降影響,可得薩氏方程由此可以看出ID的上升會(huì)變緩,特性曲線變彎曲狀。(b)非線性區(qū)2024/1/2068SemiconductorDevices隨著漏電壓的增加,柵與溝道的電壓VGS-V(y)將不斷減小。由于V(y)沿y方向增大,所以在漏端(y=L處)V(L)=VDS。這里是柵與溝道間的最小電壓處,且等于VGS-VDS。當(dāng)(VGS-VDS)小于閾值電壓時(shí),在漏端(L處)就不存在反型溝道了,而代之以耗盡區(qū)的出現(xiàn)。這種情況就稱為溝道被夾斷,y=L點(diǎn)被稱為夾斷點(diǎn)。(c)飽和區(qū)2024/1/2069SemiconductorDevices夾斷點(diǎn)PThethicknessofinversionxi(y=L)=02024/1/2070SemiconductorDevices溝道漏端夾斷的nMOSFET2024/1/2071SemiconductorDevices從另一方面來(lái)看,溝道漏端VDS=VDsat=VGS-VT時(shí),Qn(L)=0這種情況叫做漏端溝道夾斷。

現(xiàn)在一般用溝道漏端夾斷來(lái)解釋長(zhǎng)溝道器件VDS>VDsat時(shí)的漏極電流飽和現(xiàn)象。這需要從幾個(gè)方面來(lái)加以說(shuō)明。

首先VDS超過(guò)VDsat以后,溝道夾斷點(diǎn)的電勢(shì)始終都等于VGS-VT。設(shè)想夾斷點(diǎn)移動(dòng)到y(tǒng)=L’,則有很容易看的出來(lái)由此得出結(jié)論,未夾斷區(qū)的電壓將保持等于VGS-VT不變。2024/1/2072SemiconductorDevices

其次,當(dāng)VD>VDsat時(shí),超過(guò)VDsat的那部分外加電壓,即VDS-VDsat,降落在夾斷區(qū)上。夾斷區(qū)是已耗盡空穴的空間電荷區(qū),電離受主提供負(fù)電荷,漏區(qū)一側(cè)空間電荷區(qū)中的電離施主提供正電荷,它們之間建立沿溝道電流流動(dòng)方向(y方向)的電場(chǎng)和電勢(shì)差,漏區(qū)是高摻雜的,漏區(qū)和夾斷區(qū)沿y方向看類似于一個(gè)N+P單邊突變結(jié),結(jié)上壓降增大時(shí)空間電荷區(qū)主要向P區(qū)一側(cè)擴(kuò)展。所以當(dāng)夾斷區(qū)上電壓降(VDS-VDsat)增大時(shí),夾斷區(qū)長(zhǎng)度擴(kuò)大,有效溝道長(zhǎng)度L’縮短。

對(duì)于長(zhǎng)溝道MOSFET,如果在所考慮的VDS范圍內(nèi)始終是<<L,那么在VD>VDsat情形下,未夾斷區(qū)的縱向及橫向電場(chǎng)和電荷分布基本上與VD=VDsat時(shí)相同,從溝道點(diǎn)到源端之間的電阻因而也保持不變??紤]到VD>VDsat未夾斷區(qū)壓降始終等于VGS-VT,所以漏極電流恒定不變,這就是電流飽和。2024/1/2073SemiconductorDevices溝道夾斷時(shí)的漏電壓

式中是一個(gè)與溝道區(qū)平均耗盡電荷及氧化層性質(zhì)有關(guān)的量。對(duì)于中等程度以下的摻雜濃度的襯底及薄氧化層的情況,k2

1。夾斷點(diǎn)的漏電壓VDSat并不是常數(shù),而是隨柵壓而增大。2024/1/2074SemiconductorDevices當(dāng)漏電壓在VDSat的基礎(chǔ)上繼續(xù)增大時(shí),漏耗盡區(qū)增寬,使夾斷點(diǎn)y的位置稍許向源端移動(dòng)。但對(duì)于一般長(zhǎng)溝道器件來(lái)說(shuō),漏耗盡區(qū)寬度和溝道長(zhǎng)度相比可以忽略。因此可以近似認(rèn)為溝道長(zhǎng)度和溝道電阻都不變化。則加在y點(diǎn)上的漏電壓也等于剛夾斷時(shí)的漏電壓。這樣,溝道載流子對(duì)漏電流的貢獻(xiàn)就和剛夾斷時(shí)一樣,這些溝道載流子一旦到達(dá)漏耗盡區(qū)邊界就立即被耗盡區(qū)電場(chǎng)掃入漏區(qū)而形成漏極電流。所以?shī)A斷后的漏電流與漏電壓無(wú)關(guān),保持常數(shù)。飽和區(qū)工作的漏電流表達(dá)式:在飽和區(qū),漏電流與漏電壓VDS無(wú)關(guān)。它只是柵電壓VGS的函數(shù),當(dāng)柵壓固定時(shí),IDSS為一常數(shù),亦即漏電流飽和。2024/1/2075SemiconductorDevices飽和區(qū)電流2024/1/2076SemiconductorDevices飽和區(qū)(VD>VDsat)ID=constantLL’2024/1/2077SemiconductorDevices飽和區(qū)電流-柵壓方程雖然形式簡(jiǎn)單,但在實(shí)際中用它設(shè)計(jì)MOSFET時(shí),對(duì)漏電流的計(jì)算結(jié)果與實(shí)際結(jié)果吻合得很好。從實(shí)際MOSFET的輸出特性來(lái)看,在飽和區(qū)的特性曲線有一定的傾斜,即ID并不飽和。漏電流ID隨漏電壓VDS變大的主要原因有兩個(gè):(1)溝道長(zhǎng)度調(diào)制效應(yīng);(2)是漏區(qū)與溝道區(qū)之間的靜電反饋效應(yīng)。將在后面飽和區(qū)漏電導(dǎo)參數(shù)中進(jìn)行討論。2024/1/2078SemiconductorDevices亞閾值區(qū)電流—電壓特性

上面導(dǎo)出的MOSFET的電流—電壓方程使用了強(qiáng)反型條件。該條件認(rèn)為只有在柵電壓等于或大于閾電壓時(shí)才有電流流過(guò)溝道。事實(shí)上,當(dāng)半導(dǎo)體表面發(fā)現(xiàn)反型時(shí)(當(dāng)然沒(méi)有達(dá)到強(qiáng)反型條件)就會(huì)有漏電流流動(dòng)。比較理論和實(shí)驗(yàn)曲線可知,當(dāng)柵電壓低于低于閾電壓時(shí),漏電流存在,只不過(guò)它具有較小的值。一般把柵壓低于閾電壓時(shí)的漏電流稱為亞閾電流。對(duì)應(yīng)的工作區(qū)稱為亞閾區(qū)。亞閾電流的存在,使器件截止時(shí)的漏電流增大,影響器件作為開(kāi)關(guān)應(yīng)用時(shí)的開(kāi)關(guān)特性,并增大了靜態(tài)功耗。因此,對(duì)工作在低電壓或低功耗應(yīng)用的器件,減小亞閾電流就成為設(shè)計(jì)者的任務(wù)之一。亞閾電流對(duì)短溝道MOSFET的影響更明顯。2024/1/2079SemiconductorDevices弱反型(亞閾值)區(qū)

VGS<VT2024/1/2080SemiconductorDevices當(dāng)柵電壓VGS低于閾電壓,半導(dǎo)體表面弱反型時(shí),柵下P型半導(dǎo)體表面的電子濃度>表面的空穴濃度,但<體內(nèi)的空穴濃度,故溝道中的可動(dòng)載流子濃度很小,且源端和漏端的電子數(shù)相差很多。如果在整個(gè)溝道長(zhǎng)度范圍內(nèi),柵壓引起的表面勢(shì)φS

近似為常數(shù),對(duì)于源端的半導(dǎo)體表面勢(shì)為φS,則加上漏源電壓時(shí),溝道中源端和漏端的能帶彎曲量就不同了,源端到漏端逐漸變?nèi)酰瑥亩箿系赖脑炊撕吐┒顺霈F(xiàn)載流子濃度差而產(chǎn)生擴(kuò)散電流。在漏源電壓作用下就會(huì)有漏電流流過(guò)溝道。因而這一電流和N—P—N雙極晶體管基區(qū)的情況類似。N溝MOSFET的亞閾電流主要就是由溝道中這一擴(kuò)散電流分量決定。采用類似于均勻其區(qū)晶體管求集電極電流的方法就可求得MOSFET的亞閾電流值2024/1/2081SemiconductorDevices式中A是電流流過(guò)的截面積,n(x)表示溝道中半導(dǎo)體表面處的電子濃度,n(0)和n(L)分別表示溝道中源端和漏端的電子濃度。

電流流過(guò)的溝道截面積A等于溝道寬度Z和有效溝道厚度d的乘積。

2024/1/2082SemiconductorDevices定義為有效溝道厚度deff:反型層內(nèi)表面勢(shì)φS下降KT/q時(shí)的距離。故亞閾值(弱反型)電流表達(dá)式為:2024/1/2083SemiconductorDevices亞閾值區(qū)漏電流主要為擴(kuò)散電流2024/1/2084SemiconductorDevices為表征亞閾值電流隨柵壓的變化,引入亞閾值斜率參數(shù)S:表示ID改變一個(gè)數(shù)量級(jí)所需要的柵壓擺幅。S越小,器件導(dǎo)通和截止之間的轉(zhuǎn)換越容易,說(shuō)明亞閾值區(qū)特性越好。2024/1/2085SemiconductorDevices亞閾值斜率

S對(duì)長(zhǎng)溝道器件有:上式還可以表達(dá)為:2024/1/2086SemiconductorDevices當(dāng)MOSFET處于弱反型區(qū)時(shí),其漏電流除了來(lái)源于弱反型溝道中載流子的擴(kuò)散電流外,反偏漏結(jié)的反向電流也是其組成部分。但漏結(jié)的反向電流通常只有10-12A的數(shù)量級(jí),而弱反型的溝道電流都可以達(dá)到10-8A的數(shù)量級(jí)。2024/1/2087SemiconductorDevices5、特性曲線輸出特性曲線:輸出端電流IDS和輸出端電壓VDS之間的關(guān)系曲線。非飽和區(qū):VDS<VDsat,可調(diào)電阻區(qū)飽和區(qū):VDsat<VDS<BVDS,出現(xiàn)夾斷,不同柵壓對(duì)應(yīng)不同的IDsat和VDsat。截止區(qū):半導(dǎo)體表面不存在導(dǎo)電溝道。雪崩區(qū):由于反向偏置的漏-襯底結(jié)雪崩倍增而擊穿,致使IDS急劇增大。2024/1/2088SemiconductorDevicesnMOSFET的輸出特性曲線2024/1/2089SemiconductorDevices

MOSFET

理想漏電特性2024/1/2090SemiconductorDevices襯底偏置電壓VSB對(duì)輸出特性曲線有影響: 相同的VGS,VSB越大,IDS越小。這是由于襯底偏壓愈大,VT愈高,造成IDS愈小的結(jié)果。轉(zhuǎn)移特性曲線:表征器件柵源輸入電壓VGS對(duì)漏源輸出電流IDS的控制能力。 對(duì)四種類型的MOSFET,上述輸出特性曲線和轉(zhuǎn)移特性曲線均可以從晶體管特性圖示儀上直接觀測(cè)到。2024/1/2091SemiconductorDevices6、直流參數(shù)MOSFET的直流參數(shù)有閾值電壓VT,飽和漏電流IDSS,截止漏電流,導(dǎo)通電阻Ron,柵電流以及漏—源擊穿電壓,穿通電壓和柵一源擊穿電壓等。飽和漏電流IDSS

對(duì)于增強(qiáng)型MOSFET,已經(jīng)導(dǎo)出過(guò)

對(duì)于耗盡型MOSFET,2024/1/2092SemiconductorDevices截止漏電流 對(duì)于增強(qiáng)型MOSFET,VGS=0時(shí),柵下不存在導(dǎo)電溝道,源擴(kuò)散區(qū)與襯底、漏擴(kuò)散區(qū)與襯底形成兩個(gè)獨(dú)立的互不相通的背靠背pn結(jié)。加上漏源電壓VDS后,漏極電流應(yīng)該等于P-N結(jié)的反向飽和電流。這個(gè)電流就叫做截止漏電流。對(duì)于N溝MOSFET,在二氧化硅絕緣層中總是存在正電荷,如果正電荷密度很高,就可能在柵氧化層或場(chǎng)氧化層下面感應(yīng)出微弱的反型層,產(chǎn)生表面漏電流。一旦這種弱反型層與器件的缺陷相連或延伸到晶片周圍,就會(huì)產(chǎn)生可觀的漏極電流。2024/1/2093SemiconductorDevices導(dǎo)通電阻

當(dāng)漏源電壓VDS很小時(shí),MOSFET工作在非飽和區(qū),此時(shí)輸出特性曲線為一直線,即此時(shí)器件相當(dāng)于一個(gè)電阻,其阻值由漏極電壓VDS與漏極電流IDS的比值決定,定義為導(dǎo)通電阻或溝道電阻,用Ron表示之。Ron與溝道的寬長(zhǎng)比(Z/L)成反比。在MOS集成電路中亦用它作為負(fù)載電阻,在功率MOSFET中,Ron

的大小決定了器件的功耗。因此,Ron是一個(gè)重要參數(shù)。

2024/1/2094SemiconductorDevices柵源直流輸入阻抗 柵源兩極為MOSFET的輸入電極,因而MOSFET直流輸入阻抗就是柵源直流絕緣電阻RGS。由于金屬柵極與半導(dǎo)體層隔著一層絕緣性能良好的柵氧化層,所以RGS主要就是柵極下SiO2層的絕緣電阻。只要柵氧化層上沒(méi)有嚴(yán)重的缺陷,RGS一般都可以達(dá)到109Ω以上。所以當(dāng)其上加上電壓后,柵極電流非常小。對(duì)于熱生長(zhǎng)的二氧化硅,柵電流約為10-10A/cm2,因此,MOSFET的輸入阻抗是非常高的,大約在1014—1016Ω,這正是單極型晶體管優(yōu)越于雙極型晶體管的重要標(biāo)志之一。在短溝道器件中,為了獲得長(zhǎng)溝道的電學(xué)性能,往往要求柵氧化層厚度很薄,這時(shí),能量接近于金屬柵電極費(fèi)米能級(jí)的電子就可能隧穿二氧化硅的禁帶而進(jìn)入金屬柵極,從而增大了柵電流。2024/1/2095SemiconductorDevices最大耗散功率PCM MOSFET的耗散功率為PC=VDS×IDS

耗散功率將轉(zhuǎn)變?yōu)闊崮?,使器件溫度上升,從而其性能變壞,甚至不能正常工作?為保證MOSFET正常工作而允許耗散的最大功率稱為最大耗散功率PCM。

MOSFET的功率主要耗散在溝道區(qū)(特別是溝道夾斷區(qū)),因而提高PCM主要是要改善溝道到襯底、到底座、到管殼間的熱傳導(dǎo)及管殼的散熱條件。 2024/1/2096SemiconductorDevices§5.3MOSFET的頻率特性

1、低頻小信號(hào)參數(shù)(1)柵跨導(dǎo)gm MOSFET的輸出電流(漏電流)隨輸入電壓(柵電壓)的變化而變化,所以通常用跨導(dǎo)gm來(lái)描述MOSFET的小信號(hào)放大性能。故跨導(dǎo)是一個(gè)重要參量。 跨導(dǎo)的定義是:當(dāng)VDS為常數(shù)時(shí),VGS的改變所引起ID的變化量。2024/1/2097SemiconductorDevices線性區(qū):非線性區(qū):飽和區(qū):2024/1/2098SemiconductorDevices線性區(qū)和飽和區(qū)的跨導(dǎo)都與器件的溝道長(zhǎng)度L和柵氧化層厚度d成反比,而與溝道寬度Z成正比。因此,為了得到高跨導(dǎo)的MOSFET,在給定材料和氧化層厚度的條件下,必須增加溝道的寬長(zhǎng)比(Z/L),且主要是增大溝道寬度,以獲得所需的漏極電流和跨導(dǎo)值。還有一點(diǎn)值得注意,飽和區(qū)的跨導(dǎo)與線性區(qū)的不同,它與VDS無(wú)關(guān),而與柵壓VGS成線性關(guān)系。飽和區(qū)的跨導(dǎo)恰好是導(dǎo)通電阻Ron的倒數(shù)。當(dāng)溝道長(zhǎng)度L很小或柵氧化層厚度d很薄時(shí),跨導(dǎo)可能變得非常大。然而實(shí)際研究結(jié)果表明,跨導(dǎo)的理論最大極限值為(qI/KT)。2024/1/2099SemiconductorDevices(a)柵源電壓對(duì)跨導(dǎo)的影響

實(shí)驗(yàn)發(fā)現(xiàn),飽和區(qū)跨導(dǎo)gm隨VGS上升而增加,但VGS上升到一定值時(shí),gm反而會(huì)下降。 柵壓較低時(shí),μn可看作常數(shù)。當(dāng)柵壓升高時(shí),跨導(dǎo)隨柵壓增大而上升速率變慢。這是由于μn隨柵電場(chǎng)增強(qiáng)而下降,對(duì)VGS的增大起補(bǔ)償作用的結(jié)果。當(dāng)柵壓增加到μn下降使β因子的減小同VGS增大的作用完全抵消時(shí),gm達(dá)到最大值。之后,VGS繼續(xù)增加,μn下降起主要作用。因此,實(shí)際MOSFET在柵壓VGS比較高時(shí),跨導(dǎo)gm反而隨VGS增大而下降。2024/1/20100SemiconductorDevices(b)漏源電壓對(duì)跨導(dǎo)的影響 當(dāng)漏源電壓較高,漏電場(chǎng)較強(qiáng)時(shí),強(qiáng)場(chǎng)使載流子遷移率下降,漏電流減小??梢宰C明:由于高場(chǎng)遷移率的影響,gm下降為弱場(chǎng)時(shí)的當(dāng)VDS增大到溝道電場(chǎng)達(dá)到EC時(shí),載流子漂移速度達(dá)到極限值vSL,跨導(dǎo)達(dá)到最大值:2024/1/20101SemiconductorDevices(c)源區(qū)漏區(qū)串聯(lián)電阻RS、RD對(duì)跨導(dǎo)的影響

實(shí)際MOSFET中,源區(qū)、漏區(qū)都存在體串聯(lián)電阻,電極處存在歐姆接觸電阻等。使實(shí)際加在溝道區(qū)的柵源電壓和漏源電壓低于外加電壓,由此導(dǎo)致實(shí)際跨導(dǎo)低于理論值。 加在溝道區(qū)上的實(shí)際有效漏源電壓為2024/1/20102SemiconductorDevices提高跨導(dǎo)的關(guān)鍵是增大β因子。提高β因子從以下幾個(gè)方面:提高載流子溝道遷移率,即選用高遷移率材料,并用表面遷移率高的晶面。制作高質(zhì)量、薄的柵氧化層,以增大柵電容Cox盡可能采用溝道寬長(zhǎng)Z/L比大的版圖。減小源漏區(qū)體電阻和歐姆接觸電阻等,以減小串聯(lián)電阻。2024/1/20103SemiconductorDevices(2)小信號(hào)襯底跨導(dǎo)gmb

定義:當(dāng)VGS

、VDS為常數(shù)時(shí),VBS的改變所引起ID的變化量。當(dāng)在MOSFET襯底上加反向偏壓VBS時(shí),表面最大耗盡層寬度也隨之展寬,表面空間電荷面密度也增大。因此空間電荷有關(guān)項(xiàng)中的ΦS代以ΦS+VBS,即可得到考慮襯底偏壓后的漏電流,從而求得襯底跨導(dǎo)。

gmb相當(dāng)于一個(gè)柵,又稱為“背柵”。2024/1/20104SemiconductorDevices(3)非飽和區(qū)的漏電導(dǎo)gd

定義VGS為常數(shù)時(shí),微分漏電流與微分漏源電壓之比;表征漏源電壓對(duì)漏電流的控制能力。

線性區(qū)中:2024/1/20105SemiconductorDevices(4)飽和區(qū)的漏電導(dǎo)

理想情況下,ID與VDS無(wú)關(guān),飽和區(qū)的gd應(yīng)為零,即輸出電阻無(wú)窮大。 但實(shí)際的MOSFET,由于溝道長(zhǎng)度的調(diào)制效應(yīng)和漏極對(duì)溝道的靜電反饋?zhàn)饔茫―IBL),使飽和區(qū)輸出特性曲線發(fā)生傾斜,即輸出電導(dǎo)不為零,動(dòng)態(tài)電阻是有限值。2024/1/20106SemiconductorDevices(a)有效溝道長(zhǎng)度調(diào)制效應(yīng)隨著VDS超過(guò)VDSat,溝道出現(xiàn)夾斷,并隨著VDS的進(jìn)一步增加向源端移動(dòng),漏端耗盡區(qū)寬度

L增加,有效溝道長(zhǎng)度Leff減小,溝道電阻也減小,導(dǎo)致漏電流增大。這種有效溝道長(zhǎng)度隨VDS增大而縮短的現(xiàn)象稱為有效溝道長(zhǎng)度調(diào)制效應(yīng)。發(fā)生這一效應(yīng)后,漏耗盡區(qū)向源端的擴(kuò)展量

L可按單邊突變結(jié)理論求出,即則有效溝道長(zhǎng)度為2024/1/20107SemiconductorDevices對(duì)于溝道長(zhǎng)度較短,而襯底電阻率又較高的MOSFET,其溝道長(zhǎng)度調(diào)制效應(yīng)顯著,漏電流隨VDS的增大而增大,呈現(xiàn)出不飽和的漏特性。當(dāng)溝道長(zhǎng)度較長(zhǎng),襯底電阻率又較低時(shí),

L很小,IDSS’趨近于飽和。2024/1/20108SemiconductorDevices(b)漏感應(yīng)勢(shì)壘降低效應(yīng)(漏對(duì)溝道區(qū)的靜電反饋效應(yīng))對(duì)于襯底電阻率較高的MOSFET,當(dāng)VDS

VDSat時(shí),漏區(qū)-襯底的P-N結(jié)耗盡層寬度大于或接近于有效溝道長(zhǎng)度。這一現(xiàn)象在溝道長(zhǎng)度較短時(shí)尤為顯著。因此起始于漏擴(kuò)散區(qū)的電力線的一部分將通過(guò)較寬的耗盡區(qū)而終止于溝道區(qū)。這相當(dāng)于漏一溝道間有相當(dāng)大的耦合電容存在。這樣,當(dāng)漏源電壓增加時(shí),耗盡區(qū)內(nèi)的電場(chǎng)強(qiáng)度亦隨之增加,必然引起溝道內(nèi)的感生電荷相應(yīng)地增加,以終止更多的電力線。因而溝道電導(dǎo)增大。由于有效溝道的電壓基本維持在VDSat值上,所以溝道電流將隨漏電壓VDS的增大而增大,這就是漏區(qū)與溝道區(qū)的靜電反饋效應(yīng)。漏區(qū)起著第二柵的作用。由于電力線會(huì)穿越漏到源,引起源端勢(shì)壘降低,從源區(qū)注入溝道的電子增加,導(dǎo)致漏源電流增加,通常稱該過(guò)程為漏感應(yīng)勢(shì)壘降低DIBL。2024/1/20109SemiconductorDevices對(duì)一定的VDS,器件的溝道長(zhǎng)度L越小,DIBL效應(yīng)越顯著,漏極電流增加越顯著,導(dǎo)致器件不能關(guān)斷。DIBL是MOS器件尺寸縮小的一個(gè)基本限制,是漏電壓VDS引起的沿溝道方向的電勢(shì)分布使源和溝道間的勢(shì)壘降低。當(dāng)短溝道器件工作在閾值電壓附近時(shí),DIBL效應(yīng)非常嚴(yán)重。2024/1/20110SemiconductorDevicesDIBLleadstoasubstantialincreaseinelectroninjectionfromthesourcetothedrain.Subthresholdcurrent2024/1/20111SemiconductorDevices2、交流小信號(hào)等效電路在交流工作狀態(tài)下,考慮器件的微分增量參數(shù)gm、gd和gmb等,以及各端之間存在電容,可得本征MOSFET的小信號(hào)等效電路。實(shí)際MOSFET中,除了存在上述微分增量參數(shù),即本征參數(shù)外,還存在其它非本征參數(shù),如漏、源串聯(lián)電阻RD和RS,柵-源、柵-漏寄生電容Cgs’和Cgd’等。考慮寄生參數(shù)后,可以得到較完整的等效電路。其中串聯(lián)電阻主要來(lái)源于漏區(qū)和源區(qū)的體電阻和歐姆接觸電阻。寄生電容Cgs’和Cgd’主要來(lái)源于柵-源和柵-漏間的交疊覆蓋電容。2024/1/20112SemiconductorDevices3、MOSFET的高頻特性

MOS器件存在本征電容和寄生電容,高頻情況下,對(duì)這些電容充放電存在一定延遲時(shí)間,載流子渡越溝道也需要一定時(shí)間,這些延遲時(shí)間決定MOSFET的使用頻率限制。(1)跨導(dǎo)截止頻率ωgm跨導(dǎo)下降到低頻時(shí)的2-1/2對(duì)應(yīng)的頻率稱為跨導(dǎo)截止頻率??鐚?dǎo)截止頻率實(shí)際上來(lái)源于通過(guò)等效溝道電阻對(duì)柵源電容充電的延遲時(shí)間。提高跨導(dǎo)截止頻率ωgm,應(yīng)選用遷移率大的p型材料作襯底,縮短溝道長(zhǎng)度和減小閾值電壓。2024/1/20113SemiconductorDevices(2)截止頻率fT定義fT為輸出端交流短路時(shí)MOSFET的輸出電流和輸入電流相等時(shí)的頻率。又稱為增益帶寬乘積。提高M(jìn)OSFET的截止頻率的關(guān)鍵是減小溝道長(zhǎng)度,但L的減小將受到源漏穿通和短溝道效應(yīng)(后述)的限制。另外,fT與溝道中載流子遷移率μ成正比,所以在條件相同情況下,N溝道MOSFET要比P溝道器件的高頻特性好。因此,高頻MOSFET都用N溝道做。此外,減小閾電壓或提高柵壓也有利于改善頻率特性。還要注意的是盡量減小寄生參量。2024/1/20114SemiconductorDevices(3)響應(yīng)時(shí)間由MOSFET的工作機(jī)理的分析可知,其響應(yīng)速度受到三個(gè)因素的限制:①載流子渡越溝道所需要時(shí)間的限制。這是對(duì)器件速度的基本限制;②本征柵電容充放電時(shí)間常數(shù)的限制;③寄生電容的時(shí)間常數(shù)所引起的限制。為簡(jiǎn)單起見(jiàn),只考慮飽和條件下第①個(gè)因素對(duì)速度的限制,即考慮載流子從源端沿溝道到達(dá)漏端所需要的時(shí)間(稱為溝道渡越時(shí)間),記為

。2024/1/20115SemiconductorDevices4、提高M(jìn)OSFET頻率特性的途徑(1)提高遷移率 用(100)方向的p型Si作N溝MOS,增加表面工藝,改善表面遷移率。采用離子注入獲得高遷移率的埋溝結(jié)構(gòu),不受表面散射影響。(2)縮短溝道長(zhǎng)度L

溝道渡越時(shí)間減小,從而使提高頻率特性。(3)減小寄生電容Cgs’、Cgd’, 采用自對(duì)準(zhǔn)結(jié)構(gòu)、偏置柵結(jié)構(gòu)、雙柵結(jié)構(gòu)、SOI結(jié)構(gòu)等。2024/1/20116SemiconductorDevices§5.4MOSFET的擊穿特性MOSFET產(chǎn)生擊穿的機(jī)構(gòu)有:漏源擊穿和柵絕緣層擊穿。漏源擊穿又分為雪崩擊穿和勢(shì)壘穿通兩種。1、漏源擊穿(1)漏源雪崩擊穿(a)漏-襯底pn結(jié)雪崩擊穿一般情況下,MOSFET的源極與襯底相連,在漏源間施加電壓VDS就等于在漏-襯底P-N結(jié)上施加反向電壓。當(dāng)VDS很大時(shí),P-N結(jié)耗盡區(qū)中電場(chǎng)強(qiáng)度變大,到VDS達(dá)某一數(shù)值后,耗盡區(qū)中就會(huì)出現(xiàn)雪崩擊穿。從特征上看,它和P-N結(jié)擊穿完全一樣,擊穿電壓在很大程度上依賴于結(jié)的高電阻側(cè)的摻雜濃度,同時(shí)也受到漏擴(kuò)散區(qū)曲率半徑的影響。但實(shí)測(cè)結(jié)果表明,典型MOSFET的漏源擊穿電壓遠(yuǎn)低于理論計(jì)算值。2024/1/20117SemiconductorDevices原因是:金屬柵電極的邊緣總有一部分覆蓋在漏擴(kuò)散區(qū)上,而柵源電壓的大小就對(duì)這一部分的電場(chǎng)分布產(chǎn)生很大的影響,從而影響漏源擊穿電壓。 由于金屬柵電位低于漏電位,于是在柵-漏區(qū)的棱角處形成了附加電場(chǎng)。通常的柵氧化層厚度d要比P-N結(jié)耗盡層厚度小很多,所以這個(gè)附加電場(chǎng)往往比P-N結(jié)耗盡區(qū)電場(chǎng)強(qiáng)得多,增大了柵下覆蓋區(qū)pn結(jié)耗盡區(qū)中的總電場(chǎng),因而使漏源擊穿電壓大大低于單一P-N結(jié)的擊穿電壓。考慮到柵極影響后,MOSFET的漏源擊穿電壓不僅很低,而且對(duì)N溝MOSFET,BVDS隨正柵壓的增加而增大,對(duì)P溝MOSFET,BVDS隨負(fù)柵壓的增大而增大。實(shí)驗(yàn)表明,當(dāng)襯底電阻率大于一定數(shù)值(為1Ω

cm)時(shí),BVDS基本上與襯底電阻率無(wú)關(guān),即與襯底摻雜無(wú)關(guān),取決于結(jié)深、柵電位的極性和大小、柵介質(zhì)膜厚度及電極覆蓋等,由覆蓋區(qū)附加電場(chǎng)的大小決定。 所以由于柵極對(duì)漏擊穿的調(diào)制作用,實(shí)際MOSFET的漏源擊穿電壓的典型值只有25

40V,這種情況稱為“柵調(diào)制擊穿”。2024/1/20118SemiconductorDevices(b)溝道雪崩擊穿(溝道擊穿) 多發(fā)生在短溝道MOSFET中,漏源電壓在溝道中建立起較強(qiáng)的橫向電場(chǎng)。器件導(dǎo)通后,溝道中快速運(yùn)動(dòng)的載流子通過(guò)碰撞電離和雪崩倍增效應(yīng)產(chǎn)生大量電子-空穴對(duì),在溝道漏端夾斷區(qū)這一現(xiàn)象更明顯。 對(duì)NMOS,雪崩倍增產(chǎn)生的電子被漏極收集,導(dǎo)致漏電流劇增而擊穿??昭ū灰r底吸收,成為寄生襯底電流的一部分。PMOS則正好相反。

雪崩注入現(xiàn)象:雪崩擊穿后,IDS-VDS曲線向高電壓方向蛻變的現(xiàn)象,(具體見(jiàn)《晶體管原理》P350)。利用這種現(xiàn)象制作浮置柵雪崩注入MOS器件(FAMOS),廣泛用于MOS存儲(chǔ)器中,并制成了EPROM等。2024/1/20119SemiconductorDevices(2)漏源勢(shì)壘穿通 當(dāng)MOSFET的溝道長(zhǎng)度足夠短,而襯底摻雜足夠低時(shí),漏源電壓足夠大時(shí),即使漏與襯底間還未發(fā)生雪崩,但漏區(qū)的耗盡層已展寬到與源區(qū)耗盡層相連,這一現(xiàn)象就稱為漏源穿通。在穿通條件下,源漏間耗盡區(qū)里雖然沒(méi)有可動(dòng)載流子,但高摻雜區(qū)內(nèi)的大量可動(dòng)載流子可以直接由源區(qū)注入到耗盡的溝道區(qū),而被耗盡區(qū)中的強(qiáng)場(chǎng)掃向漏極,形成大電流狀態(tài),從而出現(xiàn)穿通效應(yīng)。對(duì)于在高電阻率襯底上制成的重?fù)诫s淺擴(kuò)散漏區(qū),其耗盡區(qū)寬度可用突變結(jié)近似求得,當(dāng)耗盡區(qū)寬度W等于溝道長(zhǎng)度L時(shí),穿通效應(yīng)發(fā)生,對(duì)應(yīng)的漏源電壓就是穿通電壓。即由式可見(jiàn),襯底摻雜濃度愈低,溝道長(zhǎng)度愈短,就愈容易出現(xiàn)源-漏穿通現(xiàn)象??紤]上述因素后,MOSFET的漏源擊穿電壓應(yīng)由漏結(jié)擊穿電壓和源漏穿通電壓中較小的一個(gè)來(lái)決定。2024/1/20120SemiconductorDevices2、柵擊穿和柵保護(hù)MOSFET中的柵壓擊穿實(shí)質(zhì)上就是柵氧化膜的擊穿。當(dāng)柵源電壓或柵漏電壓超過(guò)一定限度時(shí)就會(huì)引起柵氧化膜擊穿,使柵金屬與下面的硅發(fā)生短路,造成永久性破壞。所以在MOSFET的使用中,柵極上不能加過(guò)高的電壓。實(shí)踐證明,氧化膜的擊穿電壓與其厚度成正比。氧化膜發(fā)生擊穿的電場(chǎng)強(qiáng)度EmB約在5×106

107V/cm之間。一般MOSFET的柵氧化膜厚度d約為100nm

200nm,由于氧化膜質(zhì)量的差異,即使對(duì)同樣厚度的氧化膜,其擊穿電壓也有所不同。對(duì)于熱生長(zhǎng)的氧化膜,認(rèn)為氧化層內(nèi)電場(chǎng)大于8×106V/cm時(shí)就會(huì)引起介質(zhì)擊穿。這樣,柵源擊穿電壓可近似表示為2024/1/20121SemiconductorDevices表面上看來(lái),柵擊穿電壓并不低,但實(shí)際上很容易被擊穿,這是因?yàn)闁排c半導(dǎo)體之間構(gòu)成了一個(gè)MOS電容器,其電容量很小,通常只有n個(gè)pF,且膜的絕緣電阻很高。因此,靜電荷容易在柵極上積累造成較高的柵電壓,從而引起柵氧化膜擊穿。例如,對(duì)100nm厚的氧化膜,若CG=1pF,則QG=8×10-11C的柵電荷就會(huì)產(chǎn)生VG=QG/CG=80V的柵壓,使氧化層擊穿。所以MOSFET在測(cè)試使用過(guò)程中,都必須十分小心,以防柵擊穿,存放時(shí)應(yīng)使各電極間短路。為防止靜電對(duì)柵介質(zhì)的損壞,可采用兩種方法來(lái)避免器件在測(cè)試,使用和存放中可能受到的偶然破壞。一是測(cè)試使用中設(shè)備要妥善接地,焊接時(shí)烙鐵也應(yīng)有地線保護(hù),操作人員應(yīng)力戒將電荷引進(jìn)柵電極,保存時(shí)用導(dǎo)電材料將各電極間短路;二是在輸入端引入保護(hù)二極管,一般是用齊納二極管或穿通二極管。把齊納二極管的擊穿電壓設(shè)計(jì)成低于柵擊穿電壓即可起保護(hù)作用;穿通二極管一般是和柵電極并聯(lián)即可。2024/1/20122SemiconductorDevices§5.5MOSFET的功率特性1、MOS器件的功率特性功率MOS管與功率雙極型晶體管有相似的輸出伏安特性,但在頻率響應(yīng)、非線性失真和耗散功率方面優(yōu)于雙極型功率晶體管。MOS功率器件在功率半導(dǎo)體器件中占有越來(lái)越重要的地位。功率MOS管屬于多數(shù)載流子單極器件,當(dāng)它作開(kāi)關(guān)使用時(shí),因?yàn)闆](méi)有少子存儲(chǔ)效應(yīng),所以工作頻率高,開(kāi)關(guān)速度快,開(kāi)關(guān)損耗小;MOS管是電壓控制器件,輸入阻抗高,作功率開(kāi)關(guān)使用時(shí),所需驅(qū)動(dòng)電流小,驅(qū)動(dòng)功率小,驅(qū)動(dòng)電路簡(jiǎn)單,功率增益大且穩(wěn)定性好。由于MOS管是多子器件,其溝道遷移率隨溫度的上升而下降,因而在大電流下有負(fù)電流溫度系數(shù),所以無(wú)電流集中和二次擊穿現(xiàn)象,安全工作區(qū)范圍寬,熱穩(wěn)定性好。功率短溝道MOS管,跨導(dǎo)線性好,放大失真小。但功率MOS管的不足在于飽和壓降及導(dǎo)通電阻都較雙極型器件大,這些問(wèn)題正在努力解決之中。2024/1/20123SemiconductorDevices(1)高頻功率增益高頻功率增益Kpm,定義為器件工作在高頻狀態(tài)下,器件的輸入端及輸出端各自共軛匹配時(shí),輸出功率與輸入功率之比。也是最佳高頻功率增益??梢?jiàn),高頻功率增益Kpm與截止頻率

T2成正比,而與工作頻率2成反比。2024/1/20124SemiconductorDevices(2)輸出功率和耗散功率由共源輸出特性可以看出,當(dāng)MOSFET在放大狀態(tài)時(shí),輸出電壓的最大幅度值為,電流的最大擺幅約為。所以,器件的最大輸出功率為由此可見(jiàn),欲提高M(jìn)OS器件的輸出功率,應(yīng)提高漏源擊穿電壓、漏極電流,并降低飽和壓降。

2024/1/20125SemiconductorDevices與雙極型器件一樣,MOS器件的最大輸出功率也受到器件散熱能力的限制。MOS器件的發(fā)熱中心在漏結(jié)附近的溝道表面處。MOSFET最大耗散功率為:

MOSFET最高結(jié)溫定為175℃,RT包括芯片熱阻,焊料和過(guò)渡材料熱阻以及管殼熱阻等。其中最主要的仍是芯片熱阻。

MOS器件求熱阻的方法與雙極型器件不同,此時(shí)的熱源是漏結(jié)附近一細(xì)長(zhǎng)薄線狀區(qū),所以不能像雙極型器件那樣簡(jiǎn)單地計(jì)算矩形截面體的熱阻,而需要用計(jì)算傳輸線特征阻抗的方法才能求出。

由于MOS管不存在二次擊穿效應(yīng),所以MOSFET的安全工作區(qū)大于雙極型器件2024/1/20126SemiconductorDevices2、功率MOSFET的結(jié)構(gòu)簡(jiǎn)介橫向雙擴(kuò)散MOSFETLD—MOSFET LD—MOSFET是用平面工藝,雙擴(kuò)散法或雙離子注入法制作的MOS器件。具有高增益、高跨導(dǎo)、頻率響應(yīng)好的特點(diǎn)。但管芯占用面積太大,硅片表面利用率不高,器件的頻率特性也受影響。

垂直功率MOS(VVMOS)

為了解決LDMOS的不足,后又推出VVMOS。這是一種非平面型的DMOS器件。管芯占用的硅片面積大大地縮小。這不僅大大提高了硅片表面的利用率,而且器件的頻率特性也得到了很大的改善。但進(jìn)一步的研究發(fā)現(xiàn),上述垂直MOS結(jié)構(gòu)存在如下缺點(diǎn):

(a)在V槽的頂端存在很強(qiáng)的電場(chǎng),這會(huì)嚴(yán)重地影響器件擊穿電壓的提高。

(b)器件導(dǎo)通電阻較大。

(c)V槽的腐蝕不容易控制,而且柵氧化層暴露,易受離子沾污,造成閾值電壓不穩(wěn),可靠性下降。2024/1/20127SemiconductorDevices垂直漏U—MOST(VU—MOST) 在制作VV—MOST時(shí),若令槽兩邊未相遇之前即停止腐蝕,即得到U型槽器件。這種器件除具有VV—MOST的優(yōu)點(diǎn)之外,其平頂結(jié)構(gòu)使N-漂移區(qū)中的電流能更好地展開(kāi),因而比V型結(jié)構(gòu)具有更低的導(dǎo)通電阻,因而有利于增大電流容量,降低導(dǎo)通電阻。但U槽的腐蝕同V型槽一樣難于控制,柵氧化層也一樣暴露。垂直雙擴(kuò)散MOS(VDMOS) 其中多晶硅柵被埋藏在源極金屬的下面,源極電流、穿過(guò)水平溝道,經(jīng)過(guò)柵極下面的積累層再通過(guò)垂直N-漂移區(qū)流到漏極。這種結(jié)構(gòu)的功率MOS,工藝上與現(xiàn)在高度發(fā)展的超大規(guī)模集成電路工藝相容,因此發(fā)展很快。2024/1/20128SemiconductorDevices絕緣柵晶體管(IGBT)

IGBT與VDMOS結(jié)構(gòu)十分相似,不同的是n+襯底換成p+襯底,形成一個(gè)MOS柵控的p+npn+四層可控硅結(jié)構(gòu)。較好的解決了VDMOS導(dǎo)通電阻大的缺點(diǎn)。產(chǎn)生的寄生可控硅效應(yīng)可通過(guò)短路發(fā)射結(jié)來(lái)消除,器件和耐壓可以做的很高,又不明顯增加導(dǎo)通電阻和管芯面積。不同之處在于: (1)引入少子存貯效應(yīng),器件的關(guān)斷時(shí)間較長(zhǎng),開(kāi)關(guān)速度受到影響; (2)最大工作電流受寄生晶閘管閉鎖效應(yīng)的限制。2024/1/20129SemiconductorDevices§5.6MOSFET的開(kāi)關(guān)特性以集成電路中倒相器為例,討論MOSFET的開(kāi)關(guān)作用和開(kāi)關(guān)時(shí)間。1、開(kāi)關(guān)時(shí)間MOS開(kāi)關(guān)時(shí)間包括截止時(shí)間和導(dǎo)通時(shí)間。(1)截止關(guān)閉時(shí)間 縮短關(guān)閉時(shí)間,一要減小對(duì)地等效電容CGND,特別是要減小寄生電容的影響;二要增大負(fù)載管的β2,即增大V2管的導(dǎo)通電流,使充電速度加快。 (2)導(dǎo)通開(kāi)啟時(shí)間 為減小導(dǎo)通時(shí)間,一是減小輸出端對(duì)地等效電容CGND,二要增大倒相管的跨導(dǎo),即增大β1。2024/1/20130SemiconductorDevices2、CMOS結(jié)構(gòu)(互補(bǔ)型MOSFET)CMOS倒相器是MOS器件集成電路中常用的一種標(biāo)準(zhǔn)電路CMOS器件的基本特點(diǎn)CMOS工藝2024/1/20131SemiconductorDevicesCMOSAndBiCMOSTheCMOSInverterAdvantages:lowpowerconsumptiongoodnoiseimmunityVin=0PMOSFETisonNMOSFETisoffVout=VDDVin=VDDPMOSFETisoffNMOSFETisonVout=0CMOS反向器的直流特性VMOUTA要求則即反向器的開(kāi)關(guān)特性(瞬態(tài)特性)上升時(shí)間下降時(shí)間定義2024/1/20138SemiconductorDevicesDynamicOperation

2024/1/20139SemiconductorDevicesLatch-up效應(yīng)Thecauseoflatch-upistheactionoftheparasiticp-n-p-ndiode,whichconsistsofalateralp-n-pandaverticaln-p-nbipolartransistors,inthewellstructure.2024/1/20140SemiconductorDevicesThemethodsofavoidinglatch-up:ReducingthecurrentgainsparasiticBJTAdeeperwellstructureUsingaheavilydopedsubstrateWiththetrenchisolationscheme2024/1/20141SemiconductorDevices§5.7MOSFET的溫度特性溫度變化對(duì)MOSFET性能的影響主要是因溝道中載流子遷移率(

n)和閾值電壓(VGS(th))隨溫度變化而引起的。遷移率和閾電壓隨溫度的變化將影響器件的漏特性,亞閾特性以及MOSFET的跨導(dǎo)和導(dǎo)通電阻等參數(shù)。2024/1/20142SemiconductorDevices1.遷移率隨溫度的變化實(shí)驗(yàn)發(fā)現(xiàn),在MOSFET的反型層中,當(dāng)表面感生電荷密度|QS/q|<1012cm-2(相當(dāng)于ES=QS/ε0εS

105V/cm)條件下,電子和空穴的有效遷移率實(shí)際是常數(shù),其數(shù)值等于半導(dǎo)體體內(nèi)遷移率的一半。實(shí)驗(yàn)還發(fā)現(xiàn),此時(shí)遷移率隨溫度上升而呈下降趨勢(shì)。在較高溫度下,反型層中的電子與空穴的遷移率 而在-55

+150℃的較低溫度范圍 所以,器件因子β具有負(fù)溫度系數(shù)。2024/1/20143Semi

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論