第15章雙穩(wěn)態(tài)觸發(fā)器和時序邏輯電路

第十五章雙穩(wěn)態(tài)觸發(fā)器和時序邏輯電路

第一節(jié)基本雙穩(wěn)態(tài)觸發(fā)器第二節(jié)鐘控雙穩(wěn)態(tài)觸發(fā)器第三節(jié)寄存器第四節(jié)計數(shù)器第五節(jié)集成計數(shù)器第六節(jié)存儲器與可編程邏輯器件

習題

目錄第一節(jié)基本雙穩(wěn)態(tài)觸發(fā)器

時序邏輯電路的概念基本R－S觸發(fā)器返回

時序邏輯電路與輸出狀態(tài)不僅與輸入變量有關，而且還與系統(tǒng)先前的狀態(tài)有關。時序邏輯電路的特點：

包括組合邏輯電路和具有記憶功能的電路或反饋延遲電路。輸入、輸出之間至少有一條反饋路徑。

觸發(fā)器是時序邏輯電路的基本單元，是一種具有記憶功能的邏輯電路。能夠儲存一位二值信號。一、時序邏輯電路返回雙穩(wěn)態(tài)觸發(fā)器的特點：

具有兩個能自行保持的穩(wěn)定狀態(tài)；根據(jù)不同的輸入信號可以置成“1”狀態(tài)或“0”狀態(tài)；在輸入信號消失后，如果沒有新的信號輸入，能夠保持原狀態(tài)，直至下一個新的信號輸入為止。返回二、基本R－S觸發(fā)器RDSDQ01101100Q0110兩個輸出端反相，規(guī)定Q的狀態(tài)為觸發(fā)器的狀態(tài)。即Q＝0，Q=1時，稱觸發(fā)器為0態(tài)，又稱復位；Q＝1，Q=0時，稱觸發(fā)器為1態(tài)，又稱置位。不變*不定RD＝0，SD=1觸發(fā)器復位為0態(tài)，稱RD為復位端；RD＝1，SD=0觸發(fā)器置位為1態(tài)，稱SD為置位端。＆A＆BQSDRDQ100101101QQQQ0011RD、SD同為1，觸發(fā)器保持原狀態(tài)；RD、SD同為0，觸發(fā)器狀態(tài)無法確定，此情況應避免。返回

與非門組成的R－S觸發(fā)器為負脈沖有效。

基本R－S觸發(fā)器的約束條件是

RD＋SD＝1邏輯符號QRDSDQ負脈沖有效

基本R－S觸發(fā)器的優(yōu)點：結構簡單，具有記憶功能。

基本R－S觸發(fā)器的缺點：輸出直接受輸入控制，具有不定狀態(tài)。返回第二節(jié)鐘控雙穩(wěn)態(tài)觸發(fā)器

鐘控R－S觸發(fā)器

JK

觸發(fā)器

D觸發(fā)器

T′－T

觸發(fā)器觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器應用返回一、鐘控R－S觸發(fā)器

為使觸發(fā)器能按要求在某一時間翻轉(zhuǎn)，外加一時鐘脈沖CP來控制。＆B＆AQQSDRD＆C＆DCPRSR

SQn+1

0001101110不定CP=0，CP=1，Qn0C、D門被封鎖；1SR復位端RD、置位端SD負脈沖有效，不受CP控制。返回CP＝1時，觸發(fā)器才能翻轉(zhuǎn)。

CP控制觸發(fā)器的翻轉(zhuǎn)時刻，R、S控制觸發(fā)器的翻轉(zhuǎn)狀態(tài)。鐘控R－S觸發(fā)器為正脈沖有效。邏輯符號

鐘控R－S觸發(fā)器的約束條件是

RS＝0QRDSDQSRC返回例1、已知鐘控R－S觸發(fā)器（正脈沖有效）的輸入信號RD、R、S波形如圖，試畫出Q的波形。CPQ1234RSRD返回例2、由鐘控R－S觸發(fā)器組成的T′觸發(fā)器如圖所示，可完成計數(shù)功能，試分析其邏輯功能。解：R＝Q

可見，CP脈沖來一個，觸發(fā)器翻轉(zhuǎn)一次，即T′觸發(fā)器可記錄CP脈沖個數(shù)。

要求CP脈沖寬度要小于觸發(fā)器翻轉(zhuǎn)所需時間，否則在一個CP作用期間，觸發(fā)器可能翻轉(zhuǎn)多次，即“空翻”。QRDSDQSRC

鐘控R－S觸發(fā)器的CP對觸發(fā)器的控制是在一個時間間隔內(nèi)，而不是控制在某一時刻。返回二、主從型JK

觸發(fā)器QQRDSDCPC主觸發(fā)器JKSSRRC從觸發(fā)器

主從型JK

觸發(fā)器由主觸發(fā)器和從觸發(fā)器組成，主觸發(fā)器和從觸發(fā)器時鐘信號反相.

當CP上升沿到來時，主觸發(fā)器發(fā)生翻轉(zhuǎn)，當CP下降沿到來時，從觸發(fā)器翻轉(zhuǎn)，從而保證在一個CP周期中，觸發(fā)器的輸出只改變一次。

顯然，輸出狀態(tài)在CP下降沿到達時改變。因此，這種觸發(fā)器為下降沿觸發(fā)。返回JKQn+1

0001101101QnQnQQRDSDC主觸發(fā)器JKSSRRC從觸發(fā)器0100110101QnQnQn復位端RD、置位端SD負脈沖有效，不受CP控制。返回

主從型JK

觸發(fā)器將觸發(fā)器的翻轉(zhuǎn)控制在CP下降沿這一時刻。主從型JK

觸發(fā)器無不定狀態(tài)，組成計數(shù)電路，可克服空翻。

主從型JK

觸發(fā)器存在一次翻轉(zhuǎn)的問題。即主觸發(fā)器在CP＝1期間只能翻轉(zhuǎn)一次，要求J、K狀態(tài)在CP＝1期間不能變化。邏輯符號負脈沖有效下降沿觸發(fā)QRDSDQJKC返回例3、已知JK觸發(fā)器（下降沿觸發(fā)）的輸入信號J、K波形如圖，試畫出Q的波形（Q初始狀態(tài)為0）。CPQ1234JK返回例4、已知各觸發(fā)器的初態(tài)均為0，A、CP波形如圖，試畫出Q波形。CPJQKACPAQ返回三、D觸發(fā)器&1&4&3&2CPDQQDDDSDRD置1阻塞線置0阻塞線置0維持線置1維持線&6&5DQn+1

0101D觸發(fā)器僅在CP前沿到達時翻轉(zhuǎn)，是邊沿觸發(fā)器。返回DCPSDRDQQ邏輯符號D

觸發(fā)器無不定狀態(tài)；克服空翻、一次翻轉(zhuǎn)現(xiàn)象。Q例5：畫出D觸發(fā)器的輸出波形（Qn=0）。CPD123D觸發(fā)器的輸出狀態(tài)僅取決于CP上升沿到達時刻輸入的狀態(tài)。返回例5、已知各觸發(fā)器的初態(tài)均為0，A、B波形如圖，試畫出Q1、Q2波形。DQ1CDQ2CABABQ1Q2Q1=D1=Qn1Q2=D2=Qn1返回

四、T′－T

觸發(fā)器T′觸發(fā)器CPSDRDQQT

觸發(fā)器CPTSDRDQQTQn+1

0Qn

1返回五、觸發(fā)器邏輯功能的轉(zhuǎn)換JK→D觸發(fā)器JK→T

觸發(fā)器CPJQKDDJKQn+1

00101101CPJQKTTJKQn+1

000Qn

111Qn返回D→T′觸發(fā)器DQCD→JK觸發(fā)器JKDQn+1

0001101101QnQn01QnQnDQC&&&&KJ返回74LS112

雙JK觸發(fā)器74LS373

具有三態(tài)門的8D74LS1746D觸發(fā)器74LS1754D觸發(fā)器74LS74

雙D觸發(fā)器常用觸發(fā)器集成電路（TTL）六、觸發(fā)器應用返回74LS175外部引線圖12374LS17545678910111213141516RDVCCGNDCPD4D2D1D3Q1Q4Q1Q3Q2Q2Q4Q34D觸發(fā)器74LS175公共CP、RD端返回四人搶答電路74LS175CP&3+5V+5VD1

ＲＤS1S2S3S4L1CPRR&1&2L2L3L4D2

D3

D4

Q1Q2Q3Q4Q4Q3Q1Q2返回例6、已知各觸發(fā)器的初態(tài)均為0，D、RD

波形如圖，試畫出Q1、Q2波形。RDQ1Q2CPDQ1CJQ2CDCPKQ1Q2RD返回例7、已知各觸發(fā)器的初態(tài)均為0，A、B、C波形如圖，試畫出Q波形。JQCP≥1ABCK≥1≥1CPABCBCK001ABCJ01010111101111011111JKQ返回第三節(jié)寄存器

數(shù)碼寄存器移位寄存器集成寄存器返回一、數(shù)碼寄存器

寄存器是用于存放各種數(shù)碼和指令的時序電路。由N個觸發(fā)器組成的寄存器，能存儲N位二進制代碼。按功能分為數(shù)碼寄存器和移位寄存器。

數(shù)碼寄存器寄存數(shù)碼時是從存入端同時存入，取出時又同時從取出端取出，所以又稱為并行輸入并行輸出寄存器。返回1011清零寄存取出0000101101001011返回二、移位寄存器

移位寄存器按移位方向不同又分為左移、右移和雙向移位三種。110100111101返回74LS194

四位雙向移位寄存器74LS164

八位串入／并出移位寄存器74LS395四位移位寄存器常用寄存器集成電路返回三、集成寄存器返回0111100011011直接清零(異步)保持右移(從QA向右移動)左移(從QD向左移動)并行輸入CLRCPS1S0功能

74LS194功能表UCCQAQBQCQDS1S0CP161514131211109CT74LS19413456782ABCDRLCLRGND右移串行輸入右移串行輸入控制端輸出端時鐘清零并行輸入返回

用兩片74LS194接成8位雙向移位寄存器RQAQBQCQDL

74LS194

CP

ABCD

CLRRQAQBQCQDL

74LS194

CPABCD

CLRS1S0S1S0并行輸入并行輸出右移串入左移串入第四節(jié)計數(shù)器

異步二進制計數(shù)器同步二進制計數(shù)器十進制計數(shù)器返回

計數(shù)器是統(tǒng)計輸入脈沖個數(shù)的邏輯部件。除用于直接計數(shù)外，還可以用于定時、分頻、產(chǎn)生節(jié)拍脈沖以及進行數(shù)字運算等等。按計數(shù)功能分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器按數(shù)制分類二進制計數(shù)器二－十進制計數(shù)器按觸發(fā)器翻轉(zhuǎn)次序分類同步式計數(shù)器異步式計數(shù)器返回一、異步二進制計數(shù)器

異步二進制加法計數(shù)器F1JQCPKQ0Q2F0JQKF2JQKQ10012345670計數(shù)順序等效十進制數(shù)Q2Q1Q0000010101111100000111000011J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q112345678

狀態(tài)表返回CP

時序圖12345678Q2Q0Q1

若CP的頻率為f0，則Q0、Q1、Q2的頻率分別為f0／2，f0／4，f0／8。所以計數(shù)器有分頻作用。返回

一個觸發(fā)器可表示一位二進制數(shù)，n個觸發(fā)器可表示n位二進制數(shù)，構成n位二進制計數(shù)器，也可稱為2n進制計數(shù)器?？捎嫞?n－1）個脈沖，實現(xiàn)2n分頻。如：四觸發(fā)器構成的計數(shù)器，稱為2n＝16進制計數(shù)器?？捎?5個脈沖，實現(xiàn)16分頻。D觸發(fā)器構成的異步二進制加法計數(shù)器F1QCPDQ0Q2F0QDF2QDQ1返回

異步二進制減法計數(shù)器F1JQCPKQ0Q2F0JQKF2JQKQ1J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q10076543210計數(shù)順序等效十進制數(shù)Q2Q1Q010111101001010000001000112345678

后端觸發(fā)器的CP引自前端的Q,故前端觸發(fā)器由0→1時，后端才發(fā)生翻轉(zhuǎn)。101

狀態(tài)表返回

時序圖CP12345678Q2Q0Q1思考題：若用D觸發(fā)器組成異步二進制減法計數(shù)器，應如何連接返回二、同步二進制計數(shù)器F1JQCPKQ0Q2F0JQKF2JQKQ1＆J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q0Q1翻轉(zhuǎn)條件：Q0＝1，F(xiàn)1翻轉(zhuǎn)Q0Q1＝1，F(xiàn)2翻轉(zhuǎn)

觸發(fā)器在滿足翻轉(zhuǎn)條件的情況下，CP脈沖到來時可同時翻轉(zhuǎn)，其速度比異步式快。返回三、十進制計數(shù)器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQK

異步十進制計數(shù)器J0＝K0＝1J2＝K2＝1J1＝Q3K1＝1J3＝Q2Q1K3＝1CP1＝CP3

＝Q0CP2＝Q1返回00000000101010111010000011000001112345678

狀態(tài)表910010111000000CPQ3Q2Q1Q0J3=Q2Q1J2=K2=1

J1=Q3J0=K0=1

K3=1

K1=1

CP1＝CP3

＝Q0CP2＝Q101111111111111111111111111111111111111111111111111111111111110000011001111111100返回CP

時序圖Q2Q0Q112345678910Q3返回

同步十進制計數(shù)器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQKJ0＝K0＝1J2＝K2＝Q0Q1J1＝Q0Q3K1＝Q0J3＝Q2Q1Q0K3＝1返回例1、在圖示電路中，試列出狀態(tài)表，并分析其邏輯功能。（原狀態(tài)000）F1JQ1CPKF0JQ0KF2JQ2KJ1＝Q0圖示電路為同步計數(shù)器K0＝Q1J0＝Q1Q2J2＝Q0Q1K1＝Q2K2＝Q1001101001000111234500CPQ2Q1Q0J2K2J1K1J0K00110000110000001001110011110001006

狀態(tài)表010100000電路為同步六進制計數(shù)器返回例2、在圖示電路中，試列出狀態(tài)表，畫出Q0、Q1、Q2的波形，并分析其邏輯功能（原狀態(tài)000）F1JQ1CPKF0JQ0KF2JQ2K圖示電路為同步計數(shù)器K0＝Q2J0＝1J1＝Q2J2＝Q1K2＝Q1K1＝Q0返回0111110000001112345

狀態(tài)表10CPQ2Q1Q0010001110001001000111111011111010

時序圖CP12345Q0Q1Q2電路為同步五進制計數(shù)器J2=Q1J1=Q2J0=1

K2=Q1K1=Q0K0=Q2返回例3、在圖示電路中，試列出狀態(tài)表，并分析其邏輯功能（原狀態(tài)000）F1JQCPKQ0Q2F0JQKF2JQKQ1J1＝K1＝1J2＝Q0Q1K2＝1J0＝Q2K0＝1CP0＝CP2

＝CPCP1＝Q0圖示電路為異步計數(shù)器CPQ2Q1Q0J2K2J1K1J0K0

狀態(tài)表000101000011123401011111111111111111111001011110000050電路為異步五進制加法計數(shù)器返回例4、在圖示電路中，X為控制信號，取0或1，試列出狀態(tài)表，并分析其邏輯功能（原狀態(tài)000）F2JQCPKQ1F1JQKQ2=1XJ1＝K1＝1J2＝K2＝XQ1CPQ2Q1XCPQ2Q1X0123400000001001110011111012341000011100X＝0電路為四進制加法計數(shù)器；X＝1電路為四進制減法計數(shù)器；返回第五節(jié)集成計數(shù)器T4293T429074LS90返回一、T4293（二－八－十六進制計數(shù)器）RDJQCP0KQ1Q2RDJQKRDJQKQ0RDJQKCP1&R01R02Q3R01R02

Q3Q2Q1Q0

1100000

計數(shù)

0計數(shù)CP0、CP1為時鐘輸入端，R01、R02為復位端，當R01＝R02＝11時，計數(shù)器清零。GNDQ1123414131211+－++5V1098567T4293R01Q2R02Q0Q3CP0CP1八進制二進制十六進制返回例1、用T4293分別接成五、九進制計數(shù)器。

當用N進制計數(shù)器來完成M進制計數(shù)功能時(N>M)，將輸出端信號反饋到復位端，強迫計數(shù)器在順序計數(shù)過程中越過(N－M)個狀態(tài)。五進制選用CP1為輸入，Q3～Q1為輸出。000→001→010→011000←100

101Q3接R01，Q1接R02Q3Q2Q1＝101，R01＝

R02＝1，復位Q3Q2Q1Q0

T4293CP1

R02R01CP0九進制0000→1000計數(shù)至1001，復位

選用CP0為輸入，Q3～Q0為輸出。Q3接R02，Q0接R01、CP1，

Q3Q0＝11，R01＝

R02＝1，復位Q3Q2Q1Q0

T4293CP1

R02R01CP0返回二、T4290（二－五－十進制計數(shù)器）GNDQ1123414131211+－++5V1098567T4290R01Q2R02Q0Q3CP0CP1S91S92CP0、CP1為時鐘輸入端，R01、R02為復位端，S91、S92為置9端。當R01R02＝11時，計數(shù)器清零；當S91S92

＝11時，計數(shù)器置9。脈沖由CP0輸入，Q0輸出，為二進制；脈沖由CP1輸入，Q3～Q1輸出，為五進制；脈沖由CP0輸入，Q3～Q0輸出，CP1與Q0相接，為十進制。返回三、74LS90（二－五－十進制計數(shù)器）GNDQ1123414131211+－+UCC109856774LS90R01Q2R02Q0Q3R91R92CPACPBCPA、CPB為時鐘輸入端，R01、R02為復位端，R91、R92為置9端。當R01R02＝11時，計數(shù)器清零；當S91S92

＝11時，計數(shù)器置9。脈沖由CPA輸入，Q0輸出，為二進制；脈沖由CPB輸入，Q3～Q1輸出，為五進制；脈沖由CPA輸入，Q3～Q0輸出，CPB與Q0相接，為十進制。返回常用計數(shù)器集成電路（TTL）74LS160同步十進制計數(shù)器74LS161同步二進制計數(shù)器74LS190同步可逆十進制計數(shù)器74LS293異步四位二進制計數(shù)器74LS390

雙十進制計數(shù)器返回Q3Q2Q1Q0

74LS90CPB

R02R01S92S91CPAQ3Q2Q1Q0

74LS90CPB

R02R01S92S91

CPA例2、用74LS90設計一個40進制計數(shù)器。40＝4×10CP十進制四進制返回例3、用74LS90設計一個48進制計數(shù)器。Q3Q2Q1Q0

74LS90CPB

R02R01S92S91CPAQ3Q2Q1Q0

74LS90CPB

R02R01S92S91

CPA個位8，十位4CP個位十位返回74LS138A1A2A3－5V1514131211109774LS293123456458Q1Q2Q311CP1

應用實例—彩燈循環(huán)電路返回

一、

存儲器的概念返回第六節(jié)存儲器與可編程邏輯器件返回

存儲器（Memory）：數(shù)字系統(tǒng)中用于存儲大量信息的大規(guī)模集成電路，是現(xiàn)代計算機的重要組成部分之一。典型的存儲器是由數(shù)以千萬計的有記憶功能的存儲單元構成，每一個存儲單元都有惟一的地址代碼加以區(qū)分，并能存儲一位（或一組）二進制信息。返回半導體存儲器分類：按功能只讀存儲器（ROM）隨機存取存儲器（RAM）按元件雙極型存儲器:速度快，功耗大。MOS型存儲器：速度較慢，功耗小，集成度高。固定ROM可編程PROM可擦除可編程EPROM電可擦除可編程E2PROM

只讀存儲器的結構

ROM的應用返回二、只讀存儲器（ROM）返回ROM由存儲矩陣、地址譯碼器和讀出電路三部分組成。讀出電路存儲矩陣地址譯碼器N×M...W0W1WN-1DM-1D0D1...數(shù)據(jù)輸出...地址輸入AN-1A1A0...字線（選擇線）位線（數(shù)據(jù)線）一、只讀存儲器的結構返回1.存儲矩陣

存儲矩陣是存儲器的主體，由若干存儲單元組成，每單元存放1位二進制數(shù)。存儲容量＝N×M

一條指令或一個數(shù)據(jù)用M位二進制數(shù)表示，稱為一個字，M為字長。

W0～WN－1為地址選擇線（字線）。

D0～DM－1為數(shù)據(jù)線（位線）。返回W0W1W2W3D0D1D2D31110111001001110D0D1D2D3

由二極管或三極管制成的存儲單元在制造ROM時便已將已知的數(shù)據(jù)或指令存放其中，使用時只能讀取，而不能修改。存儲矩陣是一個“或”邏輯陣列返回11A0A1地址輸入W0W1W2W3A0A1+UCCA0A12.地址譯碼器地址譯碼器是一個“與”邏輯陣列A1A0W3W2W1W0000110110001

001001001000返回

地址譯碼器有n條地址線（A0~An－l），可譯出N條字線，N=2n。它們作為譯碼器的輸入變量，可組成N=2n個最小項，所以地址譯碼器也稱最小項譯碼器。但同一時間只能有一條字線（即一個地址）有效。3.讀出電路

讀出電路通常是由三態(tài)“非”門組成的數(shù)據(jù)總線，它一方面可增強ROM的帶負載能力，另一方面當ROM不輸出數(shù)據(jù)時，總線上可傳輸其它部件中的數(shù)據(jù)。返回11A0A1讀出電路地址譯碼器存儲矩陣地址輸入W0W1W2W3D0D1D2D3A0A1+UCCA0A1000001導通1101導通ROM的工作過程返回二、ROM的應用排隊組合電路電路的功能：輸入信號A、B、C通過排隊電路后分別由YA、YB、YC輸出。但在同一時刻只能有一個信號通過，如同時有兩個或兩個以上的信號輸入時，則按A、B、C的優(yōu)先順序通過。列出排隊電路的真值表ABCYAYBYC000001010011100101110111000001010010100100100100可得最小項邏輯函數(shù)返回m0m1m2m3m4m5m6m7ABC地址譯碼器YAYBYCROM陣列圖

設三個輸入信號作為地址譯碼器的輸入端，設4條位線分別為D3＝YA，D2＝YB，D1＝YC，D0＝0，得到ROM陣列圖。

隨機存取存儲器的結構

RAM集成芯片

RAM的應用返回三、

隨機存取存儲器（RAM）返回一、隨機存取存儲器的結構RAM的形式與ROM相似，只是多了讀寫控制部分，且輸出端是雙向數(shù)據(jù)總線。地址線An-1A0A1地址譯碼器數(shù)據(jù)線讀寫/控制電路讀/寫控制(R/W)輸入/輸出I/O......片選(CS)

雙向三態(tài)緩沖器...存儲矩陣1.存儲矩陣

結構形式與ROM相似，但存儲的信息是由外部輸入的，不是制造時固有的。由于所用存儲單元的電路不同，RAM可分靜態(tài)RAM和動態(tài)RAM：靜態(tài)RAM—存入信息后只要不斷電，信息一直保存。靜態(tài)RAM集成度低，使用方便，用于小容量器件。動態(tài)RAM—采用電容存儲信息，由于漏電，信息易丟失，所以必須輔以動態(tài)刷新電路來恢復信息。動態(tài)RAM集成度高，功率小，使用復雜，用于大容量器件。返回2.地址譯碼器與ROM一樣，也是N選一譯碼器。3.讀/寫控制電路當R/W＝1時，執(zhí)行讀操作，存儲器通過雙向數(shù)據(jù)總線向外部輸出（O）數(shù)據(jù)；當R/W＝0時，執(zhí)行寫操作，外部數(shù)據(jù)通過同一條總線存入（I）RAM。4.片選控制當CS＝1時，RAM執(zhí)行操作，當CS＝0時，各片I/O線呈高阻狀態(tài)，此時RAM被禁止讀/寫操作。返回返回二、RAM集成芯片9GND8A17A26A35A44A53A62A71A10A9A8UCC1210111413151617246116WEA0D1D2D0D4D5D6D7191820212223D3OECE容量：2K8＝211字

8位A0～A10地址線D0～D7數(shù)據(jù)線片選信號低電平有效讀/寫控制端0－寫1－讀輸出使能控制低電平有效返回操作方式條件功能寫入數(shù)據(jù)001將D0~D7數(shù)據(jù)線內(nèi)容寫入A0~A10選中的單元讀出數(shù)據(jù)010將A0~A10選中的單元內(nèi)