知識資料第二十一章觸發(fā)器(一)(新版)

朽木易折，金石可鏤。千里之行，始于足下。第頁/共頁第21章觸發(fā)器大綱要求：了解RS、D、JK、T觸發(fā)器的邏輯功能、電路結(jié)構(gòu)及工作原理了解RS、D、JK、T觸發(fā)器的觸發(fā)方式、狀態(tài)轉(zhuǎn)換圖（時序圖）了解各種觸發(fā)器邏輯功能的轉(zhuǎn)換了解CMOS觸發(fā)器結(jié)構(gòu)和工作原理21.1基本RS觸發(fā)器（1）電路結(jié)構(gòu)。由兩個與非門的輸入輸出端交錯耦合。它與組合電路的根本區(qū)別在于，電路中有反饋線。圖與非門組成的基本RS觸發(fā)器（a）邏輯圖（b）邏輯符號它有二個輸入端R、S，有兩個輸出端Q、。普通情況下，Q、是互補的。定義：當Q＝1，＝0時，稱為觸發(fā)器的1狀態(tài)；當Q＝0，＝1時，稱為觸發(fā)器的0狀態(tài)。（2）邏輯功能表。RSQnQn+1功能說明000001××不穩(wěn)定狀態(tài)01010100置0（復位）10100111置1（置位）11110101保持原狀態(tài)可見，觸發(fā)器的新狀態(tài)Qn+1（也稱次態(tài)）不僅與輸入狀態(tài)有關(guān)，也與觸發(fā)器本來的狀態(tài)Qn（也稱現(xiàn)態(tài)或初態(tài)）有關(guān)。觸發(fā)器的特點：①有兩個互補的輸出端，有兩個穩(wěn)態(tài)。②有復位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能。③R為復位輸入端，S為置位輸入端，該電路為低電平有效。④因為反饋線的存在，無論是復位還是置位，有效信號只須作用很短的一段時光。即“一觸即發(fā)”。（3）波形分析。綜上所述，基本RS觸發(fā)器具有復位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能，R為復位輸入端，S為置位輸入端，可以是低電平有效，也可以是高電平有效，取決于觸發(fā)器的結(jié)構(gòu)。21.2同步RS觸發(fā)器在實際應用中，觸發(fā)器的工作狀態(tài)不僅要由R、S端的信號來決定，而且還希翼觸發(fā)器按一定的節(jié)拍翻轉(zhuǎn)。為此，給觸發(fā)器加一個時鐘控制端CP，惟獨在CP端上浮上時鐘脈沖時，觸發(fā)器的狀態(tài)才干變化。具偶爾鐘脈沖控制的觸發(fā)器狀態(tài)的改變與時鐘脈沖同步，所以稱為同步觸發(fā)器。1．同步RS觸發(fā)器的電路結(jié)構(gòu)2．邏輯功能當CP＝0時，控制門G3、G4關(guān)閉，都輸出1。這時，不管R端和S端的信號如何變化，觸發(fā)器的狀態(tài)保持不變。當CP＝1時，G3、G4打開，R、S端的輸入信號才干通過這兩個門，使基本RS觸發(fā)器的狀態(tài)翻轉(zhuǎn)，其輸出狀態(tài)由R、S端的輸入信號決定。見表。圖同步RS觸發(fā)器（a）邏輯圖（b）邏輯符號表同步RS觸發(fā)器的功能表RSQnQn+1功能說明00000101保持原狀態(tài)01010111輸出狀態(tài)與S狀態(tài)相同10100100輸出狀態(tài)與S狀態(tài)相同111101××輸出狀態(tài)不穩(wěn)定由此可以看出，同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換分離由R、S和CP控制，其中，R、S控制狀態(tài)轉(zhuǎn)換的方向，即轉(zhuǎn)換為何種次態(tài)；CP控制狀態(tài)轉(zhuǎn)換的時刻，即何時發(fā)生轉(zhuǎn)換。3．觸發(fā)器功能的幾種表示主意（1）特性方程。觸發(fā)器次態(tài)Qn+1與輸入狀態(tài)R、S及現(xiàn)態(tài)Qn之間關(guān)系的邏輯表達式稱為觸發(fā)器的特性方程。按照表可畫出同步RS觸發(fā)器Qn+1的卡諾圖，如圖所示。由此可得同步RS觸發(fā)器的特性方程為：RS=0（約束條件）（2）狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖表示觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀不變時，對輸入信號的要求。（3）驅(qū)動表驅(qū)動表是用表格的方式表示觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀態(tài)不變時，對輸入信號的要求。表所示是按照表畫出的同步RS觸發(fā)器的驅(qū)動表。驅(qū)動表對時序邏輯電路的設(shè)計是很實用的。（4）波形圖觸發(fā)器的功能也可以用輸入輸出波形圖直觀地表示出來，圖所示為同步RS觸發(fā)器的波形圖。4．同步觸發(fā)器存在的問題——空翻在一個時鐘周期的囫圇高電平期偶爾囫圇低電平期間都能接收輸入信號并改變狀態(tài)的觸發(fā)方式稱為電平觸發(fā)。由此引起的在一個時鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)的現(xiàn)象叫做空翻。空翻是一種有害的現(xiàn)象，它使得時序電路不能按時鐘節(jié)拍工作，造成系統(tǒng)的誤動作。造成空翻現(xiàn)象的緣故是同步觸發(fā)器結(jié)構(gòu)的不完美，下面將研究的幾種無空翻的觸發(fā)器，都是從結(jié)構(gòu)上采取措施，從而克服了空翻現(xiàn)象。21.3D觸發(fā)器在同步RS觸發(fā)器的基礎(chǔ)上，再加兩個門G5、G6，將輸入信號D變成互補的兩個信號分離送給R、S端，即R=，S=D，如圖所示，就構(gòu)成了同步D觸發(fā)器。很容易驗證，該電路滿意D觸發(fā)器的邏輯功能，但有同步觸發(fā)器的空翻現(xiàn)象。為了克服空翻，并具有邊沿觸發(fā)器的特性，在圖（a）電路的基礎(chǔ)上引入三根反饋線L1、L2、L3，如圖(b)所示，其工作原理從以下兩種情況分析。圖D觸發(fā)器的邏輯圖（a）同步D觸發(fā)器（b）維持—阻塞邊沿D觸發(fā)器（1）輸入D=1。在CP=0時，G3、G4被封鎖，Q3＝1、Q4＝1，G1、G2組成的基本RS觸發(fā)器保持原狀態(tài)不變。因D=1，G5輸入全1，輸出Q5=0，它使Q3=1，Q6=1。當CP由0變1時，G4輸入全1，輸出Q4變?yōu)?。繼而，Q翻轉(zhuǎn)為1，翻轉(zhuǎn)為0，完成了使觸發(fā)器翻轉(zhuǎn)為1狀態(tài)的全過程。同時，一旦Q4變?yōu)?，通過反饋線L1封鎖了G6門，這時倘若D信號由1變?yōu)?，只會影響G5的輸出，不會影響G6的輸出，維持了觸發(fā)器的1狀態(tài)。因此，稱L1線為置1維持線。同理，Q4變0后，通過反饋線L2也封鎖了G3門，從而阻塞了置0通路，故稱L2線為置0阻塞線。（2）輸入D=0。在CP=0時，G3、G4被封鎖，Q3＝1、Q4＝1，G1、G2組成的基本RS觸發(fā)器保持原狀態(tài)不變。因D=0，Q5=1，G6輸入全1，輸出Q6=0。當CP由0變1時，G3輸入全1，輸出Q3變?yōu)?。繼而，翻轉(zhuǎn)為1，Q翻轉(zhuǎn)為0，完成了使觸發(fā)器翻轉(zhuǎn)為0狀態(tài)的全過程。同時，一旦Q3變?yōu)?，通過反饋線L3封鎖了G5門，這時無論D信號再怎么變化，也不會影響G5的輸出，從而維持了觸發(fā)器的0狀態(tài)。因此，稱L3線為置0維持線?？梢?，維持—阻塞觸發(fā)器是利用了維持線和阻塞線，將觸發(fā)器的觸發(fā)翻轉(zhuǎn)控制在CP上跳沿到來的一眨眼，并接收CP上跳沿到來前一眨眼的D信號。維持—阻塞觸發(fā)器因此而得名。3．觸發(fā)器的直接置0和置1端直接置0端RD。直接置1端SD。該電路RD和SD端都為低電平有效。RD和SD信號不受時鐘信號CP的制約，具有最高的優(yōu)先級。RD和SD的作用主要是用來給觸發(fā)器設(shè)置初始狀態(tài)，或?qū)τ|發(fā)器的狀態(tài)舉行異常的控制。在使用時要注重，任何時刻，只能一個信號有效，不能同時有效。圖帶有RD和SD端的維持—阻塞D觸發(fā)器輸入輸出DDCPDQn＋1n＋101××1010××0100××φφ11↑11011↑00111↓×Qnn注：×—隨意態(tài)↓—高到低電平跳變↑—低到高電平跳變Qn（Qn）—現(xiàn)態(tài)Qn+1（Qn+1）—次態(tài)φ—不定態(tài)（2）集成JK觸發(fā)器在輸入信號為雙端的情況下，JK觸發(fā)器是功能完美、使用靈便和通用性較強的一種觸發(fā)器。雙下降沿JK觸發(fā)器74LS112，在時鐘脈沖CP的后沿（負跳變）發(fā)生翻轉(zhuǎn)，它具有置0、置1、計數(shù)和保持功能。74LS112引腳羅列如圖。功能如表所示。JK觸發(fā)器的狀態(tài)方程為J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的根據(jù)，若J、K有兩個或兩個以上輸入端時，組成“與”的關(guān)系。Q與為兩個互補輸出端。通常把Q＝0、的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q＝1、定為“1”狀態(tài)。JK觸發(fā)器常被用作緩沖存儲器，移位寄存器和計數(shù)器。JK觸發(fā)器、D觸發(fā)器普通都有異步置位、復位端，作用是預置觸發(fā)器初態(tài)。當不使用時，必須接高電平（或接到電源+5V上），不允許懸空，否則容易引入干擾信號，使觸發(fā)器誤動作。２．基本工作原理在、條件下，因為，觸發(fā)器狀態(tài)保持不變。此時觸發(fā)導引電路輸出為、，為觸發(fā)器狀態(tài)轉(zhuǎn)移決定條件。當CP由1負向跳變到0時，因為門G和H平均延遲時光比基本觸發(fā)器平均延遲時光長，所以CP=0首先封鎖門C和門F，這