數(shù)字電路-觸發(fā)器原理課件

第五章觸發(fā)器

§5.2SR鎖存器§5.3電平觸發(fā)的觸發(fā)器§5.4脈沖觸發(fā)的觸發(fā)器§5.1概述§5.5邊沿觸發(fā)的觸發(fā)器§5.6觸發(fā)器的邏輯功能及其描述方法數(shù)字電路-觸發(fā)器原理§5.1概述一、概念：

1.觸發(fā)器：2.現(xiàn)態(tài)：3.次態(tài)：能夠存儲1位二值信號的基本單元電路稱為～。觸發(fā)器接收輸入信號之前的狀態(tài)，用Q或Qn

表示。(初態(tài))觸發(fā)器接收輸入信號之后的狀態(tài)，用Q*或

Qn+1表示。二、觸發(fā)器的兩個基本特點：

1.具有兩個穩(wěn)定狀態(tài)—0狀態(tài)和1狀態(tài)2.能夠接收、保存和輸出信號三、觸發(fā)器的分類基本觸發(fā)器

時鐘觸發(fā)器1.按有無動作的統(tǒng)一時間節(jié)拍（時鐘脈沖）分?jǐn)?shù)字電路-觸發(fā)器原理2.按照電路結(jié)構(gòu)不同，觸發(fā)方式分電平觸發(fā)器脈沖觸發(fā)器邊沿觸發(fā)器3.按照控制方式不同，邏輯功能不同，觸發(fā)器可分

SR觸發(fā)器

JK觸發(fā)器

D觸發(fā)器

T觸發(fā)器

T′觸發(fā)器4.按電路使用開關(guān)元件不同，分TTL觸發(fā)器CMOS觸發(fā)器5.根據(jù)是否集成，分分立元件觸發(fā)器集成觸發(fā)器6.根據(jù)存儲數(shù)據(jù)的原理不同，分靜態(tài)觸發(fā)器：靠電路狀態(tài)的自鎖存儲數(shù)據(jù)動態(tài)觸發(fā)器：通過在MOS管柵極輸入電容上存儲電荷來存儲數(shù)據(jù)數(shù)字電路-觸發(fā)器原理第五章觸發(fā)器

§5.2SR鎖存器§5.3電平觸發(fā)的觸發(fā)器§5.4脈沖觸發(fā)的觸發(fā)器§5.1概述§5.5邊沿觸發(fā)的觸發(fā)器§5.6觸發(fā)器的邏輯功能及其描述方法數(shù)字電路-觸發(fā)器原理§5.2

SR鎖存器一、用或非門組成的SR鎖存器（一）電路結(jié)構(gòu)及邏輯符號信號輸入端，高電平有效。Q、是兩個互補(bǔ)的信號輸出端，表示觸發(fā)器的狀態(tài)數(shù)字電路-觸發(fā)器原理0000001110011011010001101100①1110①（二）工作原理特性表：數(shù)字電路-觸發(fā)器原理二、用與非門組成的SR鎖存器（一）電路結(jié)構(gòu)及邏輯符號信號輸入端，低電平有效。Q、是兩個互補(bǔ)的信號輸出端，表示觸發(fā)器的狀態(tài)小圓圈表示用低電平作輸入信號或叫低電平有效數(shù)字電路-觸發(fā)器原理(二)工作原理1、電路有兩個穩(wěn)定狀態(tài)Q端狀態(tài)表示觸發(fā)器狀態(tài)2、電路接收輸入信號過程(低電平信號)（1）接收置0信號過程（2）接收置1信號過程信號輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)

Q=1、Q=0的狀態(tài)稱1狀態(tài)3、不允許在R端和S端同時加輸入信號（1）信號同時存在時，Q＝Q＝1，這是一種未定義的狀態(tài)。（2）信號同時撤消時狀態(tài)不定.(出現(xiàn)競態(tài)現(xiàn)象,可能是0狀態(tài),也可能是1狀態(tài))6798next電路無輸入信號，即時，有兩個穩(wěn)定狀態(tài)：

數(shù)字電路-觸發(fā)器原理SRQ10011

00①R=0、S=1時：由于R=0，不論原來Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論鎖存器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將鎖存器置0或復(fù)位。

R端稱為置0端或復(fù)位端。ok數(shù)字電路-觸發(fā)器原理0110SRQ100②R=1、S=0時：由于S=0，不論原來Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論鎖存器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將鎖存器置1或置位。

S端稱為置1端或置位端。0

11ok數(shù)字電路-觸發(fā)器原理1110③R=1、S=1時：根據(jù)與非門的邏輯功能不難推知，鎖存器保持原有狀態(tài)不變，即原來的狀態(tài)被鎖存器存儲起來，這體現(xiàn)了鎖存器具有記憶能力。RSQ1

1不變10ok數(shù)字電路-觸發(fā)器原理0110RSQ10001111不變0

0不用？④R=0、S=0時：Q=Q=1，不符合鎖存器的邏輯關(guān)系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定鎖存器是處于1狀態(tài)還是0狀態(tài)。所以鎖存器不允許出現(xiàn)這種情況，這就是SR鎖存器的約束條件。ok數(shù)字電路-觸發(fā)器原理（三）邏輯功能表示方法特性表：反映觸發(fā)器次態(tài)Q*與現(xiàn)態(tài)Q和輸入R、S之間對應(yīng)關(guān)系的表格。特性方程：(用與非門組成)

數(shù)字電路-觸發(fā)器原理SR鎖存器的特性表：特性方程：SR鎖存器：電平直接控制著觸發(fā)器輸出端的狀態(tài)(電路抗干擾能力低)；具有置0、置1和保持功能。簡化特性表：

RSQ*

注

00Q

保持

011置1100置011不允許不允許SR鎖存器叫做直接置位、復(fù)位鎖存器。數(shù)字電路-觸發(fā)器原理畫時序圖(波形圖)：在SR鎖存器電路中，已知輸入電壓波形，試畫出輸出端對應(yīng)的電壓波形。數(shù)字電路-觸發(fā)器原理第五章觸發(fā)器

§5.2SR鎖存器§5.3電平觸發(fā)的觸發(fā)器§5.4脈沖觸發(fā)的觸發(fā)器§5.1概述§5.5邊沿觸發(fā)的觸發(fā)器§5.6觸發(fā)器的邏輯功能及其描述方法數(shù)字電路-觸發(fā)器原理§5.3電平觸發(fā)的觸發(fā)器一、電平觸發(fā)SR觸發(fā)器（同步SR觸發(fā)器）(一)與非門構(gòu)成的同步SR觸發(fā)器1、電路組成及邏輯符號

R、S是輸入信號；CP是輸入控制信號(時鐘脈沖)與非門G1、G2構(gòu)成鎖存器，與非門G3、G4是控制門數(shù)字電路-觸發(fā)器原理CP=0時，控制門G3、G4被封鎖，鎖存器保持原來狀態(tài)不變；CP=1時，控制門被打開，輸入信號被接收，且工作情況同由與非門組成的鎖存器。CP=1期間有效2、工作原理：

特性表、特性方程：

Q

保持

01

保持

11置100置0不用

不允許

數(shù)字電路-觸發(fā)器原理3.主要特點：

(1)時鐘電平控制CP=0時觸發(fā)器保持狀態(tài)不變；CP=1時的全部時間里S和R的變化都將引起觸發(fā)器輸出端狀態(tài)的變化，即同步SR觸發(fā)器存在空翻現(xiàn)象，不能作計數(shù)器。空翻：CP=1期間輸入多次變化會引起觸發(fā)器輸出狀態(tài)發(fā)生多次變化的現(xiàn)象。

(2)R、S之間有約束CP=1期間，R=S=1，則Q==1(高電平)；

QCP=1期間，R、S同時撤消，出現(xiàn)競態(tài)現(xiàn)象，觸發(fā)器狀態(tài)不定；R＝S＝1時，CP突然撤消(由1到0)，出現(xiàn)競態(tài)現(xiàn)象，觸發(fā)器狀態(tài)不定。數(shù)字電路-觸發(fā)器原理(二)帶異步置位、復(fù)位端的同步RS觸發(fā)器電路結(jié)構(gòu)及邏輯符號：端：異步置位（置1）端端：異步復(fù)位（置0）端觸發(fā)器在時鐘信號控制下正常工作時應(yīng)使異步端處于高電平。

異步輸入端作用：預(yù)置觸發(fā)器的初始狀態(tài)；在工作過程中強(qiáng)行置位和復(fù)位觸發(fā)器。當(dāng)＝0時，當(dāng)＝0時，觸發(fā)器被復(fù)位到0狀態(tài)觸發(fā)器被置位到1狀態(tài)數(shù)字電路-觸發(fā)器原理畫波形圖：

例:已知電平觸發(fā)SR觸發(fā)器的CP、R、S的波形如圖，觸發(fā)器初始狀態(tài)為0，畫出Q、的波形。

Q數(shù)字電路-觸發(fā)器原理二、電平觸發(fā)D觸發(fā)器（D型鎖存器）(一)電路組成：(二)工作原理：將S=D、R=D代入同步SR觸發(fā)器的特性方程，得D鎖存器的特性方程：CP=1期間有效(三)主要特點：1、時鐘電平控制，無約束問題CP＝0期間，觸發(fā)器保持原來狀態(tài)；CP＝1期間，D＝1則Q*＝1；D＝0，則Q*

＝0；觸發(fā)器可以置1、置0。2、CP＝1時跟隨，下降沿到來時才鎖存，

鎖存的內(nèi)容是CP下降沿瞬間D的值。

數(shù)字電路-觸發(fā)器原理第五章觸發(fā)器

§5.2SR鎖存器§5.3電平觸發(fā)的觸發(fā)器§5.4脈沖觸發(fā)的觸發(fā)器§5.1概述§5.5邊沿觸發(fā)的觸發(fā)器§5.6觸發(fā)器的邏輯功能及其描述方法數(shù)字電路-觸發(fā)器原理工作原理1、接收輸入信號過程10一、主從SR觸發(fā)器§5.4脈沖觸發(fā)的觸發(fā)器從觸發(fā)器控制門G3、G4封鎖，其狀態(tài)保持不變。CP=1期間：主觸發(fā)器控制門G7、G8打開，接收輸入信號R、S，有：數(shù)字電路-觸發(fā)器原理012、輸出信號過程CP下降沿到來時有效特性方程

在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)也即Q、Q的值當(dāng)然不可能改變。CP下降沿到來時(1→0)，主觸發(fā)器控制門G7、G8封鎖，在CP=1期間接收的內(nèi)容被存儲起來。同時，從觸發(fā)器控制門G3、G4被打開，主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器，輸出端隨之改變狀態(tài)。數(shù)字電路-觸發(fā)器原理邏輯符號CP是時鐘脈沖端；S、R信號輸入輸；Q輸出端Q、。方框內(nèi)的符號“┐”表示延遲，即直到CP脈沖下降沿到來時Q端和輸出端才會改變狀態(tài)；Q數(shù)字電路-觸發(fā)器原理2、R、S

之間有約束R、S同時由1跳變到0，出現(xiàn)競態(tài)現(xiàn)象，觸發(fā)器狀態(tài)不定；R＝S＝1時,CP下降沿到來,出現(xiàn)競態(tài)現(xiàn)象,觸發(fā)器狀態(tài)不定。主要特點1、主從RS觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號直接控制的問題，具有CP＝1期間接收輸入信號，CP下降沿到來時觸發(fā)器翻轉(zhuǎn)的特點。

注意：

1、在CP的一個變化周期中，主從RS觸發(fā)器輸出端的狀態(tài)只可能改變一次,并且是在CP下降沿到來時改變；2、CP＝1期間，若R、S保持不變，則從觸發(fā)器狀態(tài)按特性表；

若R、S多次變化，則從觸發(fā)器狀態(tài)須考慮CP＝1期間主觸發(fā)

器的變化。

3、CP＝0期間，無論R、S狀態(tài)如何，主觸發(fā)器狀態(tài)不再改變，則從觸發(fā)器狀態(tài)不可能改變。CP=1期間，R=S=1，則QQM=M=1；

數(shù)字電路-觸發(fā)器原理CPSR例：主從觸發(fā)器圖4.2.8電路中，已知CP、R、S的電壓波形如圖所示,試畫出Q、Q電壓波形.設(shè)觸發(fā)器初始狀態(tài)為Q＝0。QQ數(shù)字電路-觸發(fā)器原理代入主從RS觸發(fā)器的特性方程，即可得到主從JK觸發(fā)器的特性方程：將主從JK觸發(fā)器沒有約束。二、主從JK觸發(fā)器數(shù)字電路-觸發(fā)器原理特性表邏輯符號01

保持

00置011置110

翻轉(zhuǎn)

數(shù)字電路-觸發(fā)器原理主要特點①主從JK觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號直接控制的問題，具有CP＝1期間接收輸入信號，CP下降沿到來

時觸發(fā)翻轉(zhuǎn)的特點。②輸入信號J、K之間沒有約束。③存在一次變化問題。

注意：

①CP=1期間,JK保持不變,從觸發(fā)器狀態(tài)按特性表；②CP=1期間,JK多次變化,主觸發(fā)器狀態(tài)只變化一次(只翻轉(zhuǎn)一次)CPJKQQ例：主從JK觸發(fā)器起始狀態(tài)為0，已知CP、J、K的波形如圖所示，試畫出Q、波形。Q數(shù)字電路-觸發(fā)器原理第五章觸發(fā)器

§5.2SR鎖存器§5.3電平觸發(fā)的觸發(fā)器§5.4脈沖觸發(fā)的觸發(fā)器§5.1概述§5.5邊沿觸發(fā)的觸發(fā)器§5.6觸發(fā)器的邏輯功能及其描述方法數(shù)字電路-觸發(fā)器原理§5.5邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)器----

數(shù)字集成電路中邊沿觸發(fā)器電路主要有：利用CMOS傳輸門的邊沿觸發(fā)器維持阻塞觸發(fā)器利用門電路傳輸延遲時間的邊沿觸發(fā)器

觸發(fā)器的次態(tài)僅僅取決于CP信號邊沿到達(dá)時刻輸入信號的狀態(tài)。提高了觸發(fā)器的可靠性，增強(qiáng)了抗干擾能力。數(shù)字電路-觸發(fā)器原理一、利用CMOS傳輸門的邊沿觸發(fā)器

(一)電路結(jié)構(gòu)及邏輯符號

具有主從結(jié)構(gòu)形式，包含主觸發(fā)器和從觸發(fā)器兩大部分及其控制門。屬邊沿控制的電路。

數(shù)字電路-觸發(fā)器原理一、利用CMOS傳輸門的邊沿觸發(fā)器

(一)電路結(jié)構(gòu)及圖形符號

邊沿觸發(fā)的動作特點在圖形符號中以CP輸入端處的“>”表示.邊沿D觸發(fā)器的特性方程為：上升沿時刻有效數(shù)字電路-觸發(fā)器原理×

保持

特性表00置01置11數(shù)字電路-觸發(fā)器原理帶異步置位、復(fù)位端的CMOS邊沿觸發(fā)器當(dāng)＝1時，當(dāng)＝1時，觸發(fā)器被復(fù)位到0狀態(tài)觸發(fā)器被置位到1狀態(tài)SD端：異步置位（置1）端RD端：異步復(fù)位（置0）端數(shù)字電路-觸發(fā)器原理(二)主要特點：1、CP邊沿觸發(fā)，輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CP的上升沿，而且觸發(fā)器所保存下來的狀態(tài)僅僅取決于CP上升沿到達(dá)時的輸入狀態(tài)。2、抗干擾能力強(qiáng)。3、只具有置1、置0功能。(三)例題分析

例：在CP上升沿觸發(fā)的邊沿觸發(fā)器中，CP、D、SD、RD的波形已知，試畫出Q端波形。假定觸發(fā)器初始狀態(tài)Q＝0。解：由邊沿觸發(fā)器動作特點知，觸發(fā)器的次態(tài)僅僅取決于CP上升沿到達(dá)時D端狀態(tài)。

CPDSDRDQ數(shù)字電路-觸發(fā)器原理二、維持阻塞觸發(fā)器三、利用傳輸延遲時間的邊沿JK觸發(fā)器CP端：有小圓圈表示下降沿觸發(fā)無小圓圈表示上升沿觸發(fā)CP下降沿時刻有效數(shù)字電路-觸發(fā)器原理特性表01

保持

00置011置110

翻轉(zhuǎn)

數(shù)字電路-觸發(fā)器原理思考題：

例：已知JK觸發(fā)器輸入端CP、J、K波形如圖，試完成下面時序圖。數(shù)字電路-觸發(fā)器原理第五章觸發(fā)器

§5.2SR鎖存器§5.3電平觸發(fā)的觸發(fā)器§5.4脈沖觸發(fā)的觸發(fā)器§5.1概述§5.5邊沿觸發(fā)的觸發(fā)器§5.6觸發(fā)器的邏輯功能及其描述