造福吧友系列數(shù)電習(xí)題答案章

4.1答：具有兩個(gè)穩(wěn)定狀態(tài)，能夠存儲一位二值信息的基本單元稱為4.2答：觸發(fā)器有_2_個(gè)穩(wěn)定狀態(tài)，它可記錄_1_8位二進(jìn)制信4.3答：下列觸發(fā)器中對輸入信號沒有約束條件的是_C、D_（A）RSRS4.1答：具有兩個(gè)穩(wěn)定狀態(tài)，能夠存儲一位二值信息的基本單元稱為4.2答：觸發(fā)器有_2_個(gè)穩(wěn)定狀態(tài)，它可記錄_1_8位二進(jìn)制信4.3答：下列觸發(fā)器中對輸入信號沒有約束條件的是_C、D_（A）RSRS鎖存器，若要保持原態(tài)，則輸入信號為：_A_（A）R=S=0；（B）R=S=1；（C）R=0，S=1；（D）R=1，S=0K，則可完成_D_（A）CP（C）CP=1（B）CP（D）CP=04.7答：維持阻塞D觸發(fā)器通常是發(fā)生在_A_（A）CP（C）CP=1（B）CP（D）CP=0DQD觸發(fā)器可以完成計(jì)數(shù)4.9JK觸發(fā)器、D觸發(fā)器、TRSJQnDQn1TQnQn1JQnRSSR4.10答：邊沿觸發(fā)器與主從觸發(fā)器相比，解決了抗干擾4.11答：時(shí)序邏輯電路一般由存儲電路和組合電路4.12答：時(shí)序邏輯電路可以分為異步時(shí)序邏輯電路和同步時(shí)序邏輯電路兩大類。4.13答：全面描述一個(gè)時(shí)序電路的邏輯功能有三個(gè)方程組，分別是、驅(qū)動(dòng)方程狀態(tài)方程4.14答：有四個(gè)JK觸發(fā)器，RS無效，JK接高電平，第一個(gè)JK觸發(fā)器的時(shí)鐘接在外加時(shí)鐘信號，其輸Q端作為第二個(gè)JK觸發(fā)器的時(shí)鐘，第二個(gè)的輸出Q端作為第三個(gè)JK觸QJKJK觸發(fā)器時(shí)鐘為低電平有效，問電路完成什么功能？加法計(jì)數(shù)器JK觸發(fā)器時(shí)鐘為高電平有效，問電路又完成什么功能？減法計(jì)數(shù)器。存器。如果能夠，請?jiān)冢ǎ˙）RS觸發(fā)器（√；4.16答：同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是A（A）（B）（C）（D）CP時(shí)鐘控號，請說明當(dāng)X=0X=1時(shí)的電路邏輯功能。能否自啟動(dòng)？如果不能，請修改。（A）（B）（C）（D）CP時(shí)鐘控號，請說明當(dāng)X=0X=1時(shí)的電路邏輯功能。能否自啟動(dòng)？如果不能，請修改。1010 X=0M=10X=1時(shí)，邏輯功能為M=9計(jì)數(shù)器。不能自啟動(dòng)。將1111狀態(tài)箭頭轉(zhuǎn)向任一狀態(tài)。X=0X=1X=031X=131111題4.19答：時(shí)序電路的狀態(tài)轉(zhuǎn)換表如自我檢測題4.19表所示，設(shè)初始狀態(tài)為S0，輸入序列X=01011101，則輸出序列F為 X01輸 原現(xiàn) 輸 題4.20答：某時(shí)序電路的外輸入為X，輸出為F，狀態(tài)Q1Q0排序，其狀態(tài)轉(zhuǎn)換表如自我檢測題4.20表，則該電路的邏輯功能是 （A）3題4.20答：某時(shí)序電路的外輸入為X，輸出為F，狀態(tài)Q1Q0排序，其狀態(tài)轉(zhuǎn)換表如自我檢測題4.20表，則該電路的邏輯功能是 （A）3加/減計(jì)數(shù)器（B）4/（C）4（D）44.1RSRDSD04.2下降沿觸發(fā)的主從觸發(fā)器，相對于時(shí)鐘信號而言輸入激勵(lì)信號在什么時(shí)刻前加入，CPCP上升沿到來之前加入，且一直保持到CP下降沿到來之后，輸出信號才能獲得穩(wěn)定的輸出。4.34.4題4.5為什么同步RS觸發(fā)器具有約束條件？RS觸發(fā)器的激勵(lì)信號同時(shí)從有效變?yōu)闊o效時(shí)，觸發(fā)器的狀態(tài)不能確定，所以對RS觸發(fā)器提出了不能使用的約束條件。4.6JKTJKJ=K，JKT觸發(fā)器的邏輯功能。4.7如何利用D觸發(fā)器構(gòu)成JK觸發(fā)器？DDJQnKQn，DJK觸發(fā)器的邏輯功能。題4.8觸發(fā)器邏輯功能的描述方法有哪幾種？題4.9時(shí)序邏輯電路與組合邏輯電路的主要區(qū)別是什么？4.10XQ1Q1F000011110011011010001000100001004.114.114.124.13時(shí)序邏輯電路的分析步驟大致分為哪幾步？1.4.144.15同步時(shí)序電路的設(shè)計(jì)步驟大致分為哪幾步？4.164.1RSRDSD端加習(xí)題時(shí)，試分別繪出Q的波形，設(shè)鎖存器的初態(tài)為0。4.1圖（a）和（b）RSQ4.1 RD ttOOOOttRD ttOOOtOtQQOtOt4.2RS鎖存器構(gòu)造一個(gè)消除機(jī)械開關(guān)震顫的防抖動(dòng)電路，分析消除抖動(dòng)原理，機(jī)械開關(guān)產(chǎn)生的波形如習(xí)題4.2圖（a）所示。4.2圖（b）RS鎖存器構(gòu)成的防抖動(dòng)電路。利用鎖存器的存儲功能，在鎖存4.2圖（b）1S=1R=001端撥向2端，S=0R=11。如果由于開關(guān)的抖動(dòng)，S01R=1不變，214.1RSRDSD端加習(xí)題時(shí)，試分別繪出Q的波形，設(shè)鎖存器的初態(tài)為0。4.1圖（a）和（b）RSQ4.1 RD ttOOOOttRD ttOOOtOtQQOtOt4.2RS鎖存器構(gòu)造一個(gè)消除機(jī)械開關(guān)震顫的防抖動(dòng)電路，分析消除抖動(dòng)原理，機(jī)械開關(guān)產(chǎn)生的波形如習(xí)題4.2圖（a）所示。4.2圖（b）RS鎖存器構(gòu)成的防抖動(dòng)電路。利用鎖存器的存儲功能，在鎖存4.2圖（b）1S=1R=001端撥向2端，S=0R=11。如果由于開關(guān)的抖動(dòng)，S01R=1不變，21S=1R=0，鎖存器0R信號變化，也不會影響鎖存器輸出狀態(tài)。RS4.2圖（c）SS&21QR&QQR4.34.3圖（a）是一個(gè)鎖存器邏輯圖，D是輸入信號，CPQQQQ&D1QDQDCP=0，鎖存器輸出QD，Q=DDQQ4.3圖（c）4.44.4QQQQ&D1QDQDCP=0，鎖存器輸出QD，Q=DDQQ4.3圖（c）4.44.4JKCP、J、KRDSD端的信號波形圖，試?yán)L出Q端的波形圖。JKRDSDRDSD1圖（b）CP10nsF111QFQ1QF4.5圖（a）SDJK1RFRD10nsRD04.64.6圖（a）1檢出電路，圖（b）CPJ10ns，狀態(tài)Q=0。根據(jù)上述對電路功能的分析，得到QF的波形如習(xí)題4.5CP=1&JQ 10QJQ圖（b）CP10nsF111QFQ1QF4.5圖（a）SDJK1RFRD10nsRD04.64.6圖（a）1檢出電路，圖（b）CPJ10ns，狀態(tài)Q=0。根據(jù)上述對電路功能的分析，得到QF的波形如習(xí)題4.5CP=1&JQ 10QJQJ CPQK0,RD圖（b）CPJ1，RCPQ10RD又恢復(fù)到1；14.74.7圖（a）JKCP4.7圖（b）uOQ&uOQ1Q4.7圖（a）K1,JuICPuO,uOQR11，R14.74.7圖（a）JKCP4.7圖（b）uOQ&uOQ1Q4.7圖（a）K1,JuICPuO,uOQR11，R復(fù)為1；4.84.8圖（a）D觸發(fā)器及一個(gè)邊沿JK觸發(fā)器構(gòu)成的電路，Q1Q2輸出波形分析如習(xí)題4.8圖（c）所示。Qn+1QnA、B4.9圖（a（b（c）DQ21DD&B&&QQQAA&QQQDAQnDQn1AQQn+1QnAJQnKQnJKABJ、KQn+1QnA、B之間的邏輯函數(shù)式為：Qn1(AB)QnA4.9圖（c）DDBQnAQnDQn+1QnA、BBQn&B&&QQQAA&QQQDAQnDQn1AQQn+1QnAJQnKQnJKABJ、KQn+1QnA、B之間的邏輯函數(shù)式為：Qn1(AB)QnA4.9圖（c）DDBQnAQnDQn+1QnA、BBQnAQnBQnAQ4.104.100CPQ4.10圖（i）1QQQQ1Q1QQQQQQQQQQQ4.114.11圖（a）CPA波形如題圖（b）所示，各觸發(fā)器初態(tài)為0，試畫出各觸發(fā)器輸出端Q1Q2的波形。&AAQ2 AJ1K1JK 14.11圖（c）4.114.11圖（a）CPA波形如題圖（b）所示，各觸發(fā)器初態(tài)為0，試畫出各觸發(fā)器輸出端Q1Q2的波形。&AAQ2 AJ1K1JK 14.11圖（c）QZQX01QXQZ解：驅(qū)動(dòng)方程：DXQn1XZ4.124.12圖（b）4.12圖（c）4.134.13圖（a）JK觸發(fā)器構(gòu)成。寫出狀態(tài)轉(zhuǎn)換表與狀態(tài)K0K1Q QK 12&QZQX01QXQZ解：驅(qū)動(dòng)方程：DXQn1XZ4.124.12圖（b）4.12圖（c）4.134.13圖（a）JK觸發(fā)器構(gòu)成。寫出狀態(tài)轉(zhuǎn)換表與狀態(tài)K0K1Q QK 12&11XZ0000011010101101&Q0n1Q2QQ1n1Q0Q1Q0QQ 024.134.134.13圖（b）&XK2XQ0n1Q2QQ1n1Q0Q1Q0QQ 024.134.134.13圖（b）&XK2X XQQXQ12 4.144.14輸入初態(tài)次態(tài)XQ2nQ2n+10 0 0 0 1 1 1 1 初態(tài)次態(tài)Q2nQ1nQ2n+1Q1n+1 4.144.14圖（b）10104.154.15圖(a)所示電路的狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖，說明它是幾進(jìn)制計(jì)K0K J2K2Q0n1Q0Q2Q0Q0QQ1n1Q2Q1Q0 QQQQ 21 4.154.154.144.14圖（b）10104.154.15圖(a)所示電路的狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖，說明它是幾進(jìn)制計(jì)K0K J2K2Q0n1Q0Q2Q0Q0QQ1n1Q2Q1Q0 QQQQ 21 4.154.1514.164.16X K11XK2X11Q2n1XQ14.16初態(tài)次態(tài)Q2nQ1nQ2n+1Q1n+1 4.16習(xí)題4.17分析習(xí)題4.17圖(a所示同步時(shí)序電路的功能，并作出當(dāng)電平輸入X0Z1X&1&Z1&XK1K12Q1n1XQ1XQ2 XQQ 2Z4.174.17輸入初態(tài)次態(tài)輸出XQ2n4.16習(xí)題4.17分析習(xí)題4.17圖(a所示同步時(shí)序電路的功能，并作出當(dāng)電平輸入X0Z1X&1&Z1&XK1K12Q1n1XQ1XQ2 XQQ 2Z4.174.17輸入初態(tài)次態(tài)輸出XQ2nQ2n+1Z0 00 00 00 01 01 0輸入初態(tài)次態(tài)XQ2nQ2n+10 0 0 0 1 1 1 1 4.184.181QQQQ& 12& QQQ1n 2 Q題4.184.181QQQQ& 12& QQQ1n 2 Q題4.18表所示。4.1874.19X01X01碼時(shí)輸ZZ0JKVHDL實(shí)現(xiàn)上述功能的行為設(shè)電路的初態(tài)為A，若輸入X1，停在狀態(tài)A，電路輸出為0；若輸入X0，意味著出現(xiàn)了需要識別01序列的第一位代碼0，電路從初態(tài)A進(jìn)入次態(tài)B，電路輸出仍為0。狀態(tài)B表示有一個(gè)代碼0輸入。BX00，電路停在狀電路回到初始狀態(tài)ASn+1為次態(tài)，Z為輸入，Sn4.19（b）狀態(tài)轉(zhuǎn)換表4.19表（a）X0101X01AB初態(tài)次態(tài)Q3nQ2nQ3n+1Q2n+1 1 01 1A、B01A、B兩個(gè)狀態(tài)，得到習(xí)題4.19表（b）的狀態(tài)轉(zhuǎn)換表。&Q1ZXQZ,J KA、B01A、B兩個(gè)狀態(tài)，得到習(xí)題4.19表（b）的狀態(tài)轉(zhuǎn)換表。&Q1ZXQZ,J K4.19圖所示。該電路的VHDL描述如下：LIBRARYENTITYxiti4_19ISx:INstd_logic;ENDxiti4_19;ARCHITECTUREbeOFxiti4_19TYPEfsm_stIS(s0,IFreset='1'THENcurrent_state<=ELSIFrising_edge(clk)THENcurrent_state<=ENDENDWHENs0--狀態(tài)的枚舉類型定義--狀態(tài)信號的定義--時(shí)序進(jìn)程--異步復(fù)位--狀態(tài)轉(zhuǎn)換--組合進(jìn)程--輸入不同，次態(tài)不同x='1'THENnext_state<=s0;z<=ELSIFx='0'THENnext_state<=s1;z<='0';endif;WHENs1 x='0'THENnext_state<=s1;z<=ELSIFx='1'THENnext_state<=s0;z<='1';ENDIF;ENDCASE;ENDPROCESS;END--輸入不同，次態(tài)和輸出不同4.20X1、X2DZ。該時(shí)序電路有兩個(gè)X1X2=01或X1X2=10A，輸出為0X1X2=01或X1X2=10BA0現(xiàn)態(tài)，Sn+1為次態(tài)，Z為輸出。X1X2=01或X1X2=10A，輸出為0X1X2=01或X1X2=10BA0現(xiàn)態(tài)，Sn+1為次態(tài)，Z為輸出。4.20表（a）X1、X2為輸入，Sn&Q=Z得到習(xí)題4.20表（b）的狀態(tài)轉(zhuǎn)換表。4.20（b）狀態(tài)轉(zhuǎn)換表QQn1X1XX1XDX1XZX1X根據(jù)驅(qū)動(dòng)方程和輸出方程畫出邏輯圖如習(xí)題4.204.2133個(gè)以上的１時(shí)，電路輸出為１，否則輸出為0，要求采用JK觸發(fā)器實(shí)現(xiàn)。用VHDL實(shí)現(xiàn)上述功能的行為描述。XZ。該時(shí)序電路只有一個(gè)輸設(shè)電路的初態(tài)為A，若輸入X0，停在狀態(tài)A，電路輸出為0；若輸入X1，意味著現(xiàn)了需要識別111序列的第一位代碼代碼1輸入。若電路處于狀態(tài)B，輸入X1，電路進(jìn)入次態(tài)B，電路輸出仍為0。狀態(tài)B表示有一個(gè)時(shí)，電路返回狀態(tài)A，輸出Z0；若輸入X1，表示出若電路處于狀態(tài)C，輸入X0時(shí)，電路返回狀態(tài)A，輸出Z0；若輸入X1，表示101ABSn+1為次態(tài)，Z為輸出。為輸入，SnX 4.21表（a）01&X00、01Z&4.21表（b）4.21（b）狀態(tài)轉(zhuǎn)換表4.21圖（a）Q1n1Sn+1為次態(tài)，Z為輸出。為輸入，SnX 4.21表（a）01&X00、01Z&4.21表（b）4.21（b）狀態(tài)轉(zhuǎn)換表4.21圖（a）Q1n1 ,Z根據(jù)狀態(tài)方程以及題目規(guī)定使用的JKK1K 4.21圖（b）所示。用VHDL實(shí)現(xiàn)上述功能的程序清單如下：LIBRARYUSEieee.std_logic_1164.all;ENTITYxiti4_21ISPORT(:INx:INENDxiti4_21;ARCHITECTUREbeOFxiti4_21TYPEfsm_stISreg:PROCESS(reset,clk)IFreset='1' current_state<=ELSIFrising_edge(clk)THENcurrent_state<=ENDENDcom:PROCESS(current_state,x)--狀態(tài)的枚舉類型定--狀態(tài)信號的定--時(shí)序進(jìn)--異步復(fù)--狀態(tài)轉(zhuǎn)--組合進(jìn)X0×1×××XABC01WHENs0x='0'THENnext_state<=s0;z<=ELSIFx='1'THENnext_state<=s1;z<='0';ENDIF;WHENs1x='0'THENnext_state<=s0;z<=WHENs0x='0'THENnext_state<=s0;z<=ELSIFx='1'THENnext_state<=s1;z<='0';ENDIF;WHENs1x='0'THENnext_state<=s0;z<=ELSIFx='1'THENnext_state<=s2;z<='0';ENDIF;WHENs2x='0'THENnext_state<=s0;z<=ELSIFx='1'THENnext_state<=s2;z<='1';ENDIF;ENDCASE;ENDPROCESS;END傳輸設(shè)備中作同步信號。有幾種巴克碼，1110010JKXZ4.22表（a）狀態(tài)轉(zhuǎn)換表A、HA表示，由此得到簡化狀態(tài)轉(zhuǎn)換表習(xí)題4.22表（b）所示。4.22表（b）Q2Q1Q07A～G，電路采用的編碼方案不同，將得不同的設(shè)計(jì)結(jié)果，這里采用的編碼定義如下：A=000、B=001、C=100、D=110、E=010、F=0114.22圖（a）XABCDEFG01XABCDEFGH014.22表QXXX QXXX &&&1X&&ZXQ2×11××1×××1×××10×0××10××00××01××1××10×××0×××0××1100××00××10××0×××××××11×100×0××××0000××××××××0110XJKJKJZ000000011111110104.22表QXXX QXXX &&&1X&&ZXQ2×11××1×××1×××10×0××10××00××01××1××10×××0×××0××1100××00××10××0×××××××11×100×0××××0000××××××××0110XJKJKJZ00000001111111010000111000011111001100100110011101010100101010110000000010111101001000100001010000100001011000010000×××0101×××10××××111××××0001000××00×00××10×00××01××0××11××0110×1×0×01×1×0×000×1×1×1××1×0×1×100000010000000000J2K2J1XQ2QK1Q0XQQQXK22014.22圖（b）4.234.234.23表（a）4.23表（b）J2K2J1XQ2QK1Q0XQQQXK22014.22圖（b）4.234.234.23表（a）4.23表（b）解：觀察習(xí)題4.23表（a），狀態(tài)B、EX=I時(shí)，輸出相同，次態(tài)交錯(cuò)X=J時(shí)，輸出X=JA4.23表（c）4.23表（d）4.23表（c）A、B，與各自現(xiàn)態(tài)相同；X=J時(shí)，次態(tài)交錯(cuò)；X=KE、F。狀態(tài)E、F在對應(yīng)的時(shí)，次態(tài)相同；X=K時(shí)，次態(tài)與各自現(xiàn)態(tài)相同。狀態(tài)A、B為等價(jià)狀態(tài)，合并后用狀態(tài)A表示。X01GX01HXIJABBBCCDXIJKAAECADEDEXIJKFXIJG根據(jù)等價(jià)的傳遞性，[A，C，H，F(xiàn)]A表示；其余狀態(tài)不等價(jià)，得到的簡化狀態(tài)轉(zhuǎn)換表如習(xí)題4.24表（b）所示。BCDEFGHABCDEFG0Q1、Q2Q3根據(jù)等價(jià)的傳遞性，[A，C，H，F(xiàn)]A表示；其余狀態(tài)不等價(jià)，得到的簡化狀態(tài)轉(zhuǎn)換表如習(xí)題4.24表（b）所示。BCDEFGHABCDEFG0Q1、Q2Q31R×××××××√×××××√××××1.K1 CP1CP3CP,CP22.(Q1n(Q2n (Q33.分析狀態(tài)方程，Q1CP的下降沿翻轉(zhuǎn)，Q2Q1的下降沿翻轉(zhuǎn)，Q3CPQ1、Q2Q34.25圖（c）1.K1 CP1CP3CP,CP22.(Q1n(Q2n (Q33.分析狀態(tài)方程，Q1CP的下降沿翻轉(zhuǎn)，Q2Q1的下降沿翻轉(zhuǎn)，Q3CPQ1、Q2Q34.25圖（c）B、CBCAAB CA解：1.D0QCP0 D1CP1,2.Q0n1(Q0nQ1n1(Q0nQ0R0Q1。當(dāng)Q10時(shí)，清零信號有效，Q0B,C4.274.27圖（a）0CPQ1、Q2ZZCP解：1.D1Q D22.Q1, R2 Q10時(shí)，清零信號有效，Q23.ZCP4.4.274.27圖（a）0CPQ1、Q2ZZCP解：1.D1Q D22.Q1, R2 Q10時(shí)，清零信號有效，Q23.ZCP4.4.27圖（b）1Q1 Q2 ZZ結(jié)論：ZCP3分頻信號，ZCP4.280010序列檢測器的狀態(tài)轉(zhuǎn)換圖，并求出最簡狀態(tài)轉(zhuǎn)換表。序列碼可以重疊。XZ4.28ABDC14.29X＝0時(shí)為六進(jìn)制，X＝１4.29習(xí)題4.29 狀態(tài)轉(zhuǎn)換XXX QXXX &&X1J3K3K2Q1XK11JQJ1Q24.29圖（b）所示。用VHDL實(shí)現(xiàn)上述功能的程序清單如下：LIBRARY&×11××1×××××××1××1××11×××××××1××0××10×××××××××××101××00××××××01××××××01×4.29習(xí)題4.29 狀態(tài)轉(zhuǎn)換XXX QXXX &&X1J3K3K2Q1XK11JQJ1Q24.29圖（b）所示。用VHDL實(shí)現(xiàn)上述功能的程序清單如下：LIBRARY&×11××1×××××××1××1××11×××××××1××0××10×××××××××××101××00××××××01××××××01××××××××××0001××××××××00×0輸入現(xiàn)態(tài)次態(tài)XQ3nQ2nQ3n+1Q2n+1 0 0 0 0 0 0 1 1 1 USEieee.std_logic_1164.all;ENTITYxiti4_29ISPORT(clk,reset,x:INz:OUTstd_logic_vector(1downtoENDARCHITECTUREbeOFxiti4_29TYPEfsm_stis(s0,s1,s2,s3,s4,s5);reg:PROCESS(reset,clk)IFreset='1'USEieee.std_logic_1164.all;ENTITYxiti4_29ISPORT(clk,reset,x:INz:OUTstd_logic_vector(1downtoENDARCHITECTUREbeOFxiti4_29TYPEfsm_stis(s0,s1,s2,s3,s4,s5);reg:PROCESS(reset,clk)IFreset='1' current_state<=ELSIFrising_edge(clk)THENcurrent_state<=ENDENDcom:PROCESS(current_state,x)WHENs0=>--進(jìn)位輸出--狀態(tài)的枚舉類型定--狀態(tài)信號的定--時(shí)序進(jìn)--異步復(fù)--狀態(tài)轉(zhuǎn)--組合進(jìn)x='0'THENELSIFx='1'THENnext_state<=s1;ENDIF;WHENs1=>x='0'THENELSIFx='1'THENnext_state<=s2;ENDIF;WHENs2x='0'THENELSIFx='1'THENnext_state<=s0;z<="10";ENDIF;WHENs3=>x='0'THENELSIFx='1'THENnext_state<=s0;ENDIF;WHENs4=>x='0'THENELSIFx='1'THENnext_state<=s0;ENDIF;WHENs5x='0'THENnext_state<=s0;ELSIFx='1'THENnext_state<=s0;z<="00";ENDIF;ENDCASE;ENDPROCESS;END4.304.30表（a）X、Y是控制端，要求采用JK觸發(fā)器實(shí)現(xiàn)。用VHDL實(shí)現(xiàn)上述功能的行為描述。4.30（b）表所示。根據(jù)習(xí)題4.30表（b）4.30圖所示。J2XYYQ1K2XYXYQ1JYKY14.30表XQ1XXX YYY4.30表最后，根據(jù)激勵(lì)方程畫出邏輯圖,邏輯圖略。用VHDL實(shí)現(xiàn)上述功能的程序清單如下：LIBRARYUSEieee.std_logic_1164.all;ENTITYxiti4_30ISPORT(clk,reset,x,y:INstd_logicENDxiti4_30;ARCHITECTUREbeOFxiti4_30TYPEfsm_stISSIGNALcurrent_state,next_state:fsm_st;tem<=輸入現(xiàn)態(tài)次態(tài)XQ2nQ2n+1 0 0 4.30表XQ1XXX YYY4.30表最后，根據(jù)激勵(lì)方程畫出邏輯圖,邏輯圖略。用VHDL實(shí)現(xiàn)上述功能的程序清單如下：LIBRARYUSEieee.std_logic_1164.all;ENTITYxiti4_30ISPORT(clk,reset,x,y:INstd_logicENDxiti4_30;ARCHITECTUREbeOFxiti4_30TYPEfsm_stISSIGNALcurrent_state,next_state:fsm_st;tem<=輸入現(xiàn)態(tài)次態(tài)XQ2nQ2n+1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 ×11××11××00××11×1××11××100××11××××10××01××00××1101××10××00××11×× XYXYXYQ2Q2QQ2QQ2QQ2Q0011 reg:PROCESS(reset,clk)IFreset='1' current_state<=ELSIFrising_edge(clk)THENcurrent_state<=ENDENDcom:PROCESS(current_state,tem)WHENs0--異步復(fù)--狀態(tài)轉(zhuǎn)tem="00"THENnext_state<=s1;reg:PROCESS(reset,clk)IFreset='1' current_state<=ELSIFrising_edge(clk)THENcurrent_state<=ENDENDcom:PROCESS(current_state,tem)WHENs0--異步復(fù)--狀態(tài)轉(zhuǎn)tem="00"THENnext_state<=s1;--減計(jì)數(shù)輸ELSIFtem="01"THENnext_state<=s3;z<="01";ELSIFtem="10"THENnext_state<=s3;z<="00";ELSIFtem="11"THENnext_state<=s0;ENDWHENs1tem="00"THENELSIFtem="01"THENnext_state<=s0;z<="00";ELSIFtem="10"THENnext_state<=s2;z<="00";ELSIFtem="11"THENENDWHENs2tem="00"THENELSIFtem="01"THENnext_state<=s1;z<="00";ELSIFtem="10"THENnext_state<=s1;z<="00";ELSIFtem="11"THENENDWHENs3--加計(jì)數(shù)輸tem="00"THENELSIFtem="01"THENnext_state<=s2;z<="00";ELSIFtem="10"THENnext_state<=s0;z<="00";ELSIFtem="11"THENENDENDEND4.31圖（a（b）QQQQQ21習(xí)題4.31圖答所示。不同：圖（a）能自啟動(dòng)，圖（b）11狀態(tài)時(shí)，圖（b）電路始終提示：1）3個(gè)觸發(fā)器激勵(lì)信號構(gòu)成首尾相接，0號可以異步置位，122）3&&AS解：1）3只要信號A為低電平，0號可以異步置位，1號和2號可以異步復(fù)位,只3個(gè)觸發(fā)器的輸出全零,1，A為低電平2)提示：1）3個(gè)觸發(fā)器激勵(lì)信號構(gòu)成首尾相接，0號可以異步置位，122）3&&AS解：1）3只要信號A為低電平，0號可以異步置位，1號和2號可以異步復(fù)位,只3個(gè)觸發(fā)器的輸出全零,1，A為低電平2)設(shè)觸發(fā)器初態(tài)第1個(gè)時(shí)鐘脈沖的上升沿到來以后,觸發(fā)器狀態(tài)Q0Q1Q2=010。第2個(gè)時(shí)鐘脈沖的上升沿到來以后觸發(fā)器狀態(tài)Q0Q1Q2001。第3個(gè)時(shí)鐘脈沖100→010→001→100。其他狀態(tài)為Q0Q1Q2=100。有效循環(huán)狀態(tài)為觸發(fā)器狀態(tài)1個(gè)“1為3。4.33A、B、CA、B、C011011JK解：根據(jù)題目要求，得到其狀態(tài)轉(zhuǎn)換表如習(xí)題4.33Q2BK1QAK 2習(xí)題4.33 狀態(tài)轉(zhuǎn)換習(xí)題4.34試設(shè)計(jì)一個(gè)加1、加2同步計(jì)數(shù)器。當(dāng)控制信號X為0時(shí)，計(jì)數(shù)器作十進(jìn)制加１2X0S0、S1、…S9S0、S2、…S8表示，設(shè)進(jìn)位輸出端Z2S1、S3、…S9014.34Sn+1/Z1Q2BK1QAK 2習(xí)題4.33 狀態(tài)轉(zhuǎn)換習(xí)題4.34試設(shè)計(jì)一個(gè)加1、加2同步計(jì)數(shù)器。當(dāng)控制信號X為0時(shí)，計(jì)數(shù)器作十進(jìn)制加１2X0S0、S1、…S9S0、S2、…S8表示，設(shè)進(jìn)位輸出端Z2S1、S3、…S9014.34Sn+1/Z14.354.35圖（a）DCX01×××××輸入現(xiàn)態(tài)次態(tài) Q1nQ1n+1 （1）4.35（b）所示輸入信號的作用下，QSSCQXYXY01QS32個(gè)數(shù)來自電路的輸入信號X、Y，另一個(gè)數(shù)是全加器的進(jìn)位輸入CI；全加器的和為電路的輸出信號S；全CODQ（1）4.35（b）所示輸入信號的作用下，QSSCQXYXY01QS32個(gè)數(shù)來自電路的輸入信號X、Y，另一個(gè)數(shù)是全加器的進(jìn)位輸入CI；全加器的和為電路的輸出信號S；全CODQCI相D4.354.354.35圖（c）4.364.36圖（a）所示，該系統(tǒng)由時(shí)序電路和組合電路兩部分組成，F(xiàn)是該系統(tǒng)的輸出端，圖中組合電路真值表如習(xí)題4.36表所示。（1）D輸入輸出QnXYCO00 000 001 001 110 010 111 111 1Σ D3D2D1D0=0110并保持不變，試畫出器的初態(tài)均為1。FCP&&&FF4.36Q0 D1Q0Q1Q1QQ1QQ1n1Q0Q1Q1Q QQ 1D3D2D1D0=0110并保持不變，試畫出器的初態(tài)均為1。FCP&&&FF4.36Q0 D1Q0Q1Q1QQ1QQ1n1Q0Q1Q1Q QQ 14.36圖（b）（2）4.36表所示組合電路功能表，Q2Q2=0時(shí)，組合電路實(shí)現(xiàn)數(shù)據(jù)選擇器的功能，Q1Q0是數(shù)據(jù)選擇器的地址信號。CP3JKQ2Q1Q0Q2Q1F × 0 K00K KQ 14.37 000111C1,B1,A,11QQQQQQQ K00K KQ 14.37 000111C1,B1,A,11QQQQQQQ Q1Q0Q1C1Q2Q1Q2Q0Q2Q1Q2Q 4.37圖（b）圖（b）F1、F2F3&&&&&&&&000011010010001011010000（（Q2Q1A1B1A2B201234567 J1A(AK1A(AK1JJB(AKB(AK222&R1R&D&1=1 RD&11ARB&ABF1Q1Q A、BK1K2K1Q1n1BJ1A(AK1A(AK1JJB(AKB(AK222&R1R&D&1=1 RD&11ARB&ABF1Q1Q A、BK1K2K1Q1n1B0：A B1：Q1n1AK2K1B0：Q1n1AK2K1Q1n1B1：AK 24.38Q2nQ2n+1Q1n+1/F1F2（2）RD=0時(shí)，觸發(fā)器清零，F(xiàn)1=0，F(xiàn)2=1，F(xiàn)3=04.38圖（c）AB（1）Q1111Q 111QCCDDQQ11111QQCC11111QTG3門導(dǎo)通，傳輸信號；TG1TG4C=1、C=0時(shí)，TG2、TG3門關(guān)閉；TG1Q2n+1Q1n+1/F1F2（