2021年數(shù)字電子技術(shù)題庫

選取題求邏輯函數(shù)最簡與或式（）2.

函數(shù)F(A,B,C)=AB+BC+AC最小項(xiàng)表達(dá)式為()。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）3.求邏輯函數(shù)最簡與或式A.B.C.D.14.求邏輯函數(shù)最簡與或式A.B.C.D.5.求邏輯函數(shù)最簡與或式（）6.函數(shù)最簡與或式（）7.邏輯函數(shù)，至少需要幾種與非門可以實(shí)現(xiàn)此邏輯（）(A)2(B)3(C)4(D)58.邏輯函數(shù)約束條件最簡與或式（）9.邏輯函數(shù)原則與或式為（）10.圖中門電路為74系列TTL門。規(guī)定當(dāng)VI＝VIH時(shí)，發(fā)光二極管D導(dǎo)通并發(fā)光，且發(fā)光二極管導(dǎo)通電流約為10mA，下列說法對(duì)的是（）(A)兩個(gè)電路都不能正常工作(B)兩個(gè)電路都能正常工作(C)電路（A）可以正常工作(D)電路（B）可以正常工作11.74HC00為CMOS與非門采用+5V電源供電，輸入端在下面哪種接法下屬于邏輯0（）A．輸入端接地B.輸入端接高于3.6V電源C.輸入端懸空D.輸入端接同類與非門輸出高電平3.6V12.下列說法對(duì)的是（）(A)組合邏輯電路輸出不但和該時(shí)刻輸入關(guān)于，還與電路本來狀態(tài)關(guān)于(B)慣用組合邏輯電路有編碼器、譯碼器、加法器、比較器、寄存器(C)組合邏輯電路也許發(fā)生競爭冒險(xiǎn)(D)組合邏輯電路需要用狀態(tài)方程來描述其邏輯功能13.用8選1數(shù)據(jù)選取器實(shí)現(xiàn)函數(shù)，A2、A1、A0分別接A、B、C，下列選項(xiàng)對(duì)的是()4分(A)(B)(C)(D)14.8線—3線優(yōu)先編碼器輸入為I0—I7，當(dāng)優(yōu)先級(jí)別最高I7有效時(shí)，其輸出值是（）。A．111B.010C.000D.10115.十六路數(shù)據(jù)選取器地址輸入（選取控制）端有（）個(gè)。A．16B.2C.4D.816.已知74LS138譯碼器輸入三個(gè)使能端（E3=1，E1=E2=0）時(shí)，地址碼A2A1A0=011，則輸出Y7～Y0是()。A.11111101B.10111111C.11110111D17.設(shè)計(jì)一種全加器，選取哪個(gè)方案可以實(shí)現(xiàn)（）(A)編碼器和必要門電路(B)數(shù)值比較器和必要門電路(C)二進(jìn)制譯碼器和必要門電路(D)7段顯示譯碼器和必要門電路18.函數(shù)F=AB+BC，使F=1輸入ABC組合為(

)

A．ABC=000

B．ABC=01019.已知某電路真值表如下，該電路邏輯表達(dá)式為()。A．B.C．D．ABCYABCY0000100000111011010011010111111120.下列選項(xiàng)中是8421BCD碼是()A.0101B.1010C.1100D.111121.邏輯函數(shù)最簡與或式是()A.1B.C.AD.A+B+C22.欲對(duì)全班40個(gè)學(xué)生以二進(jìn)制代碼表達(dá)，至少需要二進(jìn)制碼位數(shù)是()A.6B.5C.10D.5323.如下式子中不對(duì)的是（）A.B.C.D.24.在數(shù)字電路中，穩(wěn)態(tài)時(shí)三極管普通工作在()狀態(tài)。在圖示電路中，若，則三極管T(),此時(shí)=()A．開關(guān)，截止，3.7VB．放大，截止，5VC．開關(guān)，飽和，0.3VD．開關(guān)，截止，5V25.數(shù)字電路中工作信號(hào)為()。A.脈沖信號(hào) B. 隨時(shí)間持續(xù)變化電信號(hào)C.直流信號(hào)D.模仿信號(hào)26.下列等式不成立是()A.AB+AC+BC=AB+BCB.(A+B)(A+C)=A+BCC.A+AB=AD.27.最小項(xiàng)邏輯相鄰項(xiàng)是（）A.ABCDB.C.D.28.下列邏輯門類型中，可以用（）一種類型門實(shí)現(xiàn)另三種基本運(yùn)算。A．與非門B．非門C．或門D．與門29.n個(gè)變量最小項(xiàng)是。A.n個(gè)變量積項(xiàng)，它包括所有n個(gè)變量，每個(gè)變量可用原變量或非變量。B.n個(gè)變量和項(xiàng)，它包括所有n個(gè)變量，每個(gè)變量可用原變量或非變量。C.n個(gè)變量積項(xiàng)，它包括所有n個(gè)變量，每個(gè)變量僅為原變量。D.n個(gè)變量和項(xiàng)，它包括所有n個(gè)變量，每個(gè)變量僅為非變量。30.三態(tài)門輸出高阻狀態(tài)時(shí)，是對(duì)的說法。A.用電壓表測量指針不動(dòng)B.相稱于懸空C.電壓不高不低D.測量電阻指針不動(dòng)31.對(duì)于TTL與非門閑置輸入端解決，可以。A.接電源B.通過電阻3kΩ接電源C.接地D.與有用輸入端并聯(lián)32.CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出長處是。A.微功耗B.高速度C.高抗干擾能力D.電源范疇寬33.如果要將一組并行輸入數(shù)據(jù)轉(zhuǎn)換為串行輸出，則應(yīng)采用哪種電路（）A.計(jì)數(shù)器B.編碼器C.數(shù)據(jù)選取器D.數(shù)據(jù)分派器34.三位二進(jìn)制編碼器輸出與輸入端數(shù)量分別為（

）

A.3個(gè)、2個(gè)

B.3個(gè)、8個(gè)

C.8個(gè)、3個(gè)

D.2個(gè)、3個(gè)

35.七段顯示譯碼器，當(dāng)譯碼器七個(gè)輸出端狀態(tài)是abcdefg=0110011，高電平有效，輸入一定為（

）

A.0011

B.0110

C.0100

D.010136.譯碼器驅(qū)動(dòng)輸出為低電平，則顯示屏應(yīng)當(dāng)選用（

）

A.共陰極顯示屏

B.共陽極顯示屏

C.兩者均可

D.不能擬定37.半加器邏輯功能是（）

A、兩個(gè)同位二進(jìn)制數(shù)相加

B、兩個(gè)二進(jìn)制數(shù)相加

C、兩個(gè)同位二進(jìn)制數(shù)及來自低位進(jìn)位三者相加

D、兩個(gè)二進(jìn)制數(shù)和一半38.全加器邏輯功能是（）

A、兩個(gè)同位二進(jìn)制數(shù)相加

B、兩個(gè)二進(jìn)制數(shù)相加

C、兩個(gè)同位二進(jìn)制數(shù)及來自低位進(jìn)位三者相加

D、不帶進(jìn)位兩個(gè)二進(jìn)制數(shù)相加39.對(duì)于兩個(gè)4位二進(jìn)制數(shù)A（A3A2A1A0）、B（B3B2B1B0），下面說法對(duì)的是（）

A、如果A3＞B3，則A＞B

B、如果A3＜B3，則A＞B

C、如果A0＞B0，則A＞B

D、如果A0＜B0，則A＞B40.實(shí)現(xiàn)多輸入、單輸出邏輯函數(shù)，應(yīng)選（）

A、編碼器

B、譯碼器

C、數(shù)據(jù)選取器

D、數(shù)據(jù)分派器41.對(duì)于觸發(fā)器和組合邏輯電路，如下（）說法是對(duì)的。A、兩者均有記憶能力B、兩者都無記憶能力C、只有組合邏輯電路有記憶能力D、只有觸發(fā)器有記憶能力42.CP有效期間，同步RS觸發(fā)器特性方程是（）。A、B、（RS=0）C、D、（RS=0）43.CP有效期間，同步D觸發(fā)器特性方程是（）。A、B、C、D、44.對(duì)于JK觸發(fā)器，輸入J=0、K=1，CP脈沖作用后，觸發(fā)器應(yīng)為（）。A、0B、1C、也許是0，也也許是1D、與45.JK觸發(fā)器在CP脈沖作用下，若使，則輸入信號(hào)應(yīng)為（）。A、B、C、D、46.具備“置0”“置1”“保持”“翻轉(zhuǎn)A、JK觸發(fā)器B、基本RS觸發(fā)器C、同步D觸發(fā)器D、同步RS觸發(fā)器47.僅具備“保持”“翻轉(zhuǎn)”功能觸發(fā)器叫（）。A、JK觸發(fā)器B、RS觸發(fā)器C、D觸發(fā)器D、T觸發(fā)器48.僅具備“翻轉(zhuǎn)”功能觸發(fā)器叫（）。A、JK觸發(fā)器B、RS觸發(fā)器C、D觸發(fā)器D、T’觸發(fā)器49.時(shí)序邏輯電路中一定包括（）A、觸發(fā)器B、編碼器C、移位寄存器D、譯碼器50.時(shí)序電路某一時(shí)刻輸出狀態(tài)，與該時(shí)刻之前輸入信號(hào)（）A、關(guān)于B、無關(guān)C、有時(shí)關(guān)于，有時(shí)無關(guān)D、以上都不對(duì)51.用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長度為（）A、B、C、D、52.同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較，其差別在于后者（）A、沒有觸發(fā)器B、沒有統(tǒng)一時(shí)鐘脈沖控制C、沒有穩(wěn)定狀態(tài)D、輸出只與內(nèi)部狀態(tài)關(guān)于53.一位8421BCD計(jì)數(shù)器，至少需要（）個(gè)觸發(fā)器。A、3B、454.通過有限個(gè)CP，可由任意一種無效狀態(tài)進(jìn)入有效狀態(tài)計(jì)數(shù)器是（）自啟動(dòng)計(jì)數(shù)器。A、能B、不能C、不一定能D、以上都不對(duì)55.寄存器在電路構(gòu)成上特點(diǎn)是（）A、有CP輸入端，無數(shù)碼輸入端。B、有CP輸入端和數(shù)碼輸入端。C、無CP輸入端，有數(shù)碼輸入端。D、無CP輸入端和數(shù)碼輸入端。56.普通寄存器應(yīng)具備（）功能。A、存數(shù)和取數(shù)B、清零和置數(shù)C、A和B均有D、只有存數(shù)、取數(shù)和清零，沒有置數(shù)。57.表達(dá)脈沖電壓變化最大值參數(shù)叫（）。A、脈沖幅度B、脈沖寬度C、脈沖前沿D、脈沖后沿58.表達(dá)兩個(gè)相鄰脈沖重復(fù)浮現(xiàn)時(shí)間間隔參數(shù)叫（）。A、脈沖周期B、脈沖寬度C、脈沖前沿D、脈沖后沿59.集成555定期器輸出狀態(tài)有（）A、0狀態(tài)B、1狀態(tài)C、0和1狀態(tài)D、高阻態(tài)60.多諧振蕩器能產(chǎn)生（）A、正弦波B、矩形波C、三角波D、鋸齒波61.用555定期器構(gòu)成施密特觸發(fā)器回差電壓可表達(dá)為（）A、B、C、D、62.施密特觸發(fā)器慣用于對(duì)脈沖波形（）。A、計(jì)數(shù)B、寄存C、延時(shí)與定期D、整形與變換63.圖1為由或非門構(gòu)成基本SR鎖存器，輸入S、R約束條件是。A．SR=0B．SR=1C．S+R=0D．S+R=圖.1圖.264.圖2所示為由與非門構(gòu)成基本SR鎖存器，為使鎖存器處在“置1”狀態(tài)，其應(yīng)為。A．=00B．=01C．=10D．=1165.電路如圖所示。實(shí)現(xiàn)電路是。A．B．C．D66.電路如圖所示。實(shí)現(xiàn)電路是。A．B．C．D．67.電路如圖所示。輸出端Q所得波形頻率為CP信號(hào)二分頻電路為。A．B．C．D．68.將D觸發(fā)器改導(dǎo)致T觸發(fā)器，如圖所示電路中虛線框內(nèi)應(yīng)是。A．或非門B．與非門C．異或門D．同或門69.米利型時(shí)序邏輯電路輸出是。A．只與輸入關(guān)于B．只與電路當(dāng)前狀態(tài)關(guān)于C．與輸入和電路當(dāng)前狀態(tài)均關(guān)于D．與輸入和電路當(dāng)前狀態(tài)均無關(guān)70.摩爾型時(shí)序邏輯電路輸出是。A．只與輸入關(guān)于B．只與電路當(dāng)前狀態(tài)關(guān)于C．與輸入和電路當(dāng)前狀態(tài)均關(guān)于D．與輸入和電路當(dāng)前狀態(tài)均無關(guān)填空題模仿信號(hào)特點(diǎn)是在幅度和時(shí)間上都是持續(xù)變化。數(shù)字信號(hào)特點(diǎn)是在幅度和時(shí)間上都是不持續(xù)變化。數(shù)字電路重要研究輸出與輸入信號(hào)之間相應(yīng)邏輯關(guān)系。用二進(jìn)制數(shù)表達(dá)文字、符號(hào)等信息過程稱為編碼_。27，166，10101。42，111100，11010111。最基本三種邏輯運(yùn)算是與、或、非。邏輯等式三個(gè)規(guī)則分別是代入、對(duì)偶、反演。邏輯函數(shù)化簡辦法重要有公式化簡法和卡諾圖化簡法。邏輯函數(shù)慣用表達(dá)辦法有真值表、表達(dá)式和卡諾圖。任何一種邏輯函數(shù)真是表是唯一，但是它表達(dá)式可有不同形式，邏輯函數(shù)各種表達(dá)辦法在本質(zhì)上是一致或相似，可以互換。寫出下面邏輯圖所示邏輯函數(shù)Y=（。寫出下面邏輯圖所示邏輯函數(shù)Y=）。14.半導(dǎo)體三極管作為開關(guān)元件時(shí)工作在飽和狀態(tài)和截至狀態(tài)。15.與門電路和或門電路具備多個(gè)輸入端和1個(gè)輸出端。16.非門電路是單端輸入、單端輸出電路。17.TTL門電路具備負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度快等長處。18.OC門是一種特殊TTL與非門，它特點(diǎn)是輸出端可以并聯(lián)輸出，即。19.三態(tài)門除了高電平、低電平兩個(gè)狀態(tài)外，尚有第三個(gè)狀態(tài)，這第三個(gè)狀態(tài)常稱為高阻態(tài)。20.依照邏輯功能不同特點(diǎn)，邏輯電路可分為兩大類：組合邏輯電路和時(shí)序邏輯電路。21.組合邏輯電路重要是由與、或和非三種基本邏輯門電路構(gòu)成。22.只考慮加數(shù)和被加數(shù)，而不考慮低位進(jìn)位運(yùn)算電路，稱為半加器。23.不但考慮加數(shù)和被加數(shù)，并且考慮低位進(jìn)位運(yùn)算電路，稱為全加器。24.譯碼是編碼逆過程。25.數(shù)據(jù)選取器是在選取信號(hào)作用下，從各種數(shù)據(jù)中選取某一數(shù)據(jù)或一種數(shù)據(jù)作為輸出組合邏輯電路。26.從奇偶校驗(yàn)角度來說，數(shù)碼1011011是奇碼，1001011是偶碼。27.觸發(fā)器具備2個(gè)穩(wěn)定狀態(tài)，在輸入信號(hào)消失后，它能保持穩(wěn)定狀態(tài)。28.在基本RS觸發(fā)器暗中，輸入端或能使觸發(fā)器處在復(fù)位狀態(tài)，輸入端或能使觸發(fā)器處在置位狀態(tài)。29.同步RS觸發(fā)器狀態(tài)變化是與CP脈沖信號(hào)同步。30.在CP有效期間，若同步觸發(fā)器輸入信號(hào)發(fā)生多次變化時(shí)，其輸出狀態(tài)也會(huì)相應(yīng)產(chǎn)生多次變化，這種現(xiàn)象稱為觸發(fā)器空翻。31.同步D觸發(fā)器特性方程為）。32.主從觸發(fā)器是一種能防止空翻現(xiàn)象觸發(fā)器。33.在CP脈沖和輸入信號(hào)作用下，JK觸發(fā)器可以具備保持、置0、置1、和翻轉(zhuǎn)邏輯功能。34.在CP脈沖有效期間，D觸發(fā)器次態(tài)方程=D，JK觸發(fā)器次態(tài)方程=）。35.對(duì)于JK觸發(fā)器，當(dāng)CP脈沖有效期間，若J=K=0時(shí)，觸發(fā)器狀態(tài)保持；若時(shí)，觸發(fā)器置0或置1；若J=K=1時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)。36.對(duì)于JK觸發(fā)器，若J=K，則可完畢觸發(fā)器邏輯功能。37.對(duì)于JK觸發(fā)器，若，則可完畢觸發(fā)器邏輯功能。38.將D觸發(fā)器D端與端直接相連時(shí)，D觸發(fā)器可轉(zhuǎn)換成T觸發(fā)器。39.時(shí)序邏輯電路任何時(shí)刻輸出信號(hào)不但取決于當(dāng)時(shí)輸入信號(hào)，并且還取決于電路本來狀態(tài)。40.時(shí)序邏輯電路邏輯功能表達(dá)辦法有方程、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖、和時(shí)序圖四種。41．用來記憶和記錄輸入CP脈沖個(gè)數(shù)電路，稱為計(jì)數(shù)器。42.用以存儲(chǔ)二進(jìn)制代碼電路稱為寄存器。43.具備存儲(chǔ)數(shù)碼和使數(shù)碼逐位右移或左移電路稱為移存器。44.產(chǎn)生順序脈沖信號(hào)電路稱為順序脈沖發(fā)生器。45.脈沖周期T表達(dá)兩個(gè)相鄰脈沖時(shí)間間隔。46.集成555定期器TH端，端電平分別不不大于和，定期器輸出狀態(tài)是低電平或0。47.集成555定期器TH端，端電平分別不大于和，定期器輸出狀態(tài)是高電平或1。48.多諧振蕩電路沒有穩(wěn)定狀態(tài)，電路不斷地在兩個(gè)狀態(tài)之間轉(zhuǎn)換，因而又稱無穩(wěn)態(tài)觸發(fā)器。49.在觸發(fā)脈沖作用下，單穩(wěn)態(tài)觸發(fā)器從穩(wěn)態(tài)轉(zhuǎn)換到暫穩(wěn)態(tài)后，依托自身電容放電作用，又能回到穩(wěn)態(tài)。50.用555定期器構(gòu)成施密特觸發(fā)器回差電壓可表達(dá)為）。51.用555定期器構(gòu)成施密特觸發(fā)器電源電壓為15V時(shí)，其回差電壓為5V。判斷題1.十進(jìn)制數(shù)74轉(zhuǎn)換為8421BCD碼應(yīng)當(dāng)是。2.二進(jìn)制只可以用來表達(dá)數(shù)字，不可以用來表達(dá)文字和符號(hào)等。3.十進(jìn)制轉(zhuǎn)換為二進(jìn)制時(shí)候，整數(shù)某些和小數(shù)某些都要采用除2取余法。4.若兩個(gè)函數(shù)相等，則它們真值表一定相似；反之，若兩個(gè)函數(shù)真值表完全相似，則這兩個(gè)函數(shù)未必相等。5.證明兩個(gè)函數(shù)與否相等，只要比較它們真值表與否相似即可。6.在邏輯函數(shù)表達(dá)式中，如果一種乘積項(xiàng)包括輸入變量至少，那么該乘積項(xiàng)叫做最小項(xiàng)。7.當(dāng)決定一件事情所有條件所有具備時(shí)，這件事情才發(fā)生，這樣邏輯關(guān)系稱為非。8.在所有輸入是“0”狀況下，函數(shù)運(yùn)算成果是邏輯“0”9.邏輯變量取值0和1表達(dá)事物互相獨(dú)立而又聯(lián)系兩個(gè)方面。10.在變量A、B取值相異時(shí)，其邏輯函數(shù)值為1，相似時(shí)為0，稱為異或運(yùn)算。11.邏輯函數(shù)卡諾圖中，相鄰最小項(xiàng)可以合并。12.對(duì)任意一種最小項(xiàng)，只有一組變量取值使得它值為1.13.任意兩個(gè)最小項(xiàng)之積恒為0。14.半導(dǎo)體二極管、三極管、MOS管在數(shù)字電路中均可以作為開關(guān)元件來使用。15.與門、或門和非門都具備各種輸入端和一種輸出端。16.在與門電路背面加上非門，就構(gòu)成了與非門電路。17.CMOS門電路輸入端在使用中不容許懸空。18.任何時(shí)刻，電路輸出狀態(tài)只取決于該時(shí)刻輸入，而與該時(shí)刻之前電路狀態(tài)無關(guān)邏輯電路，稱為組合邏輯電路。19.組合邏輯電路邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖五種辦法來描述，它們在本質(zhì)上是相通，可以互相轉(zhuǎn)換。20.型競爭冒險(xiǎn)也稱為1型競爭冒險(xiǎn)。21.型競爭冒險(xiǎn)也稱為0型競爭冒險(xiǎn)。22.3位二進(jìn)制譯碼器應(yīng)有3個(gè)輸入端和8個(gè)輸出端。23.3線—8線譯碼電路是三—八進(jìn)制譯碼器。24.十六路數(shù)據(jù)選取器地址輸入端有四個(gè)。25.能將一種數(shù)據(jù)，依照需要傳送到各種輸出端任何一種輸出端電路，稱為數(shù)據(jù)選取器。26.觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，一種是現(xiàn)態(tài)，一種是次態(tài)。27.觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界輸入信號(hào)作用下，可以從一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)。28.同一邏輯功能觸發(fā)器，其電路構(gòu)造一定相似。29.僅具備反正功能觸發(fā)器是T觸發(fā)器。30.時(shí)序邏輯電路特點(diǎn)是在任何時(shí)刻輸出不但和輸入關(guān)于，并且還取決于電路本來狀態(tài)。31.時(shí)序邏輯電路由存儲(chǔ)電路和觸發(fā)器兩某些構(gòu)成。32.為了記憶電路狀態(tài)，時(shí)序電路必要包括存儲(chǔ)電路，存儲(chǔ)電路普通以觸發(fā)器為基本單元電路構(gòu)成。33.計(jì)數(shù)器可以記憶輸入CP脈沖最大數(shù)目，叫做這個(gè)計(jì)數(shù)器長度，也稱為計(jì)數(shù)器“?！薄?4.同步時(shí)序電路和異步時(shí)序電路最重要區(qū)別是，前者沒有CP脈沖，后者有CP脈沖。35.同步時(shí)序電路和異步時(shí)序電路最重要區(qū)別是，前者所有觸發(fā)器受同一時(shí)鐘脈沖控制，后者各觸發(fā)器受不同步鐘脈沖控制。36.時(shí)序電路邏輯功能可用邏輯圖、邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖等辦法來描述，它們在本質(zhì)上是相通，可以互相轉(zhuǎn)換。37.當(dāng)時(shí)序邏輯電路進(jìn)入無效狀態(tài)后，若能自動(dòng)返回有效工作狀態(tài)，該電路能自啟動(dòng)。38.單穩(wěn)態(tài)觸發(fā)器只有一種穩(wěn)定狀態(tài)。39.多諧振蕩器有兩個(gè)穩(wěn)定狀態(tài)。40.暫穩(wěn)態(tài)持續(xù)時(shí)間是脈沖電路重要參數(shù)，它與電路阻容元件關(guān)于。41.多諧振蕩器是一種自激振蕩電路，不需要外加輸入信號(hào)，就可以自動(dòng)地產(chǎn)生矩形脈沖。42.單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器不能自動(dòng)地產(chǎn)生矩形脈沖，但可以把其她形狀信號(hào)變換成矩形波。公式化簡題1.2.3.4.5.6.7.8.9.10.11.12.13.14.卡諾圖化簡題1.2.3.4.F(A,B,C,D)=∑m(0,4,5,6,8,9,10,13,15)5.6.7.8.9.10.11.12.13.14.15.16.17.18.19.20.F(A,B,C,D)=∑m(4,5,6,13,14,15)＋∑d(8,9,10,12)21.22.Y(A,B,C,D)=∑m(1,9,12,14)+∑d(3,4,5,6,7,11,13,15)23.Y(A,B,C,D)=∑m（2,4,6,7,12,15）+∑d(0,1,3,8,9,11)分析題1.組合電路如圖所示，分析該電路邏輯功能。寫出邏輯表達(dá)式并化簡，畫出真值表。2.分析如圖所示組合邏輯電路功能。寫出邏輯表達(dá)式并化簡，畫出真值表。3.試分析如圖所示組合電路，規(guī)定寫出輸出邏輯表達(dá)式，并判斷電路在哪些輸入信號(hào)狀態(tài)突變時(shí)也許輸出險(xiǎn)象，為使電路工作可靠，用增長冗余項(xiàng)辦法消除險(xiǎn)象，并畫出修正后邏輯電路。4.試分析圖示組合邏輯電路，列出真值表，寫出輸出端邏輯函數(shù)表達(dá)式，并化簡，闡明電路功能。5.下圖是一種組合邏輯電路，試對(duì)其進(jìn)行分析，規(guī)定：寫出輸出X、Y表達(dá)式并化簡，列真值表，簡述邏輯功能。6.7.8.9.分析圖示電路邏輯功能，寫出驅(qū)動(dòng)方程、狀態(tài)方程，列出功能表，畫出狀態(tài)轉(zhuǎn)換圖。10.分析圖示組合邏輯電路功能，規(guī)定寫出與-或邏輯表達(dá)式，列出其真值表，并闡明電路邏輯功能。11.已知邏輯電路如圖所示，試分析其邏輯功能。規(guī)定寫出與-或邏輯表達(dá)式，列出其真值表，并闡明電路邏輯功能。12.電路如圖所示，圖中①~⑤均為2線—4線譯碼器。（1）欲分別使譯碼器①~④處在工作狀態(tài)，相應(yīng)C、D應(yīng)輸入何種狀態(tài)（填表P3.12-1）；（2）試分析當(dāng)譯碼器①工作時(shí)，請(qǐng)相應(yīng)A、B狀態(tài)寫出狀態(tài)（填表P3.12-2）；（3）闡明圖P3.14邏輯功能。表P3.14-1表P3.14-2處在工作狀態(tài)譯碼器C、D應(yīng)輸入狀態(tài)ABCD①00②01③10④1113.寫出如圖所示電路邏輯函數(shù)，并化簡為最簡與-或表達(dá)式。14．已知用8選1數(shù)據(jù)選取器74LS151構(gòu)成邏輯電路如圖所示，請(qǐng)寫出輸出L邏輯函數(shù)表達(dá)式，并將它化成最簡與-或表達(dá)式。15.下圖所示是用二個(gè)4選1數(shù)據(jù)選取器構(gòu)成邏輯電路，試寫出輸出Z與輸入M、N、P、Q之間邏輯函數(shù)式。16.分析圖示電路，規(guī)定：（1）寫出JK觸發(fā)器狀態(tài)方程；（2）用X、Y、Qn作變量，寫出P和Qn+1函數(shù)表達(dá)式；（3）列出真值表，闡明電路完畢何種邏輯功能。17.試分析如圖同步時(shí)序邏輯電路，并寫出分析過程。18.同步時(shí)序電路如圖所示。（1）試分析圖中虛線框電路，畫出Q0、Q1、Q2波形，并闡明虛線框內(nèi)電路邏輯功能。（2）若把電路中Y輸出和置零端連接在一起，試闡明當(dāng)X0X1X2為110時(shí)，整個(gè)電路邏輯功能。19.如圖所示為由計(jì)數(shù)器和數(shù)據(jù)選取器構(gòu)成序列信號(hào)發(fā)生器，74161為四位二進(jìn)制計(jì)數(shù)器，74LS151為8選1數(shù)據(jù)選取器。請(qǐng)問：74161接成了幾進(jìn)制計(jì)數(shù)器？20.試分析如圖所示電路邏輯功能。圖中74LS160為十進(jìn)制同步加法計(jì)數(shù)器，其功能如表所示。CPEPET工作狀態(tài)×0×××置零↑10××預(yù)置數(shù)×1101保持×11×0保持（但CO=0）↑1111計(jì)數(shù)21.試分析如圖所示時(shí)序電路邏輯功能。22.試分析如圖所示時(shí)序電路邏輯功能。23.分析下圖所示同步時(shí)序電路。24.25.26.設(shè)計(jì)題1.試用與非門設(shè)計(jì)一組合邏輯電路，其輸入為3位二進(jìn)制數(shù)，當(dāng)輸入中有奇數(shù)個(gè)1時(shí)輸出為1，否則輸出為0。2.4位無符號(hào)二進(jìn)制數(shù)A（A3A2A1A0），請(qǐng)?jiān)O(shè)計(jì)一種組合邏輯電路實(shí)現(xiàn)：當(dāng)0≤A＜8或12≤A3.約翰和簡妮夫婦有兩個(gè)孩子喬和蘇，全家外出吃飯普通要么去漢堡店，要么去炸雞店。每次出去吃飯前，全家要表決以決定去哪家餐廳。表決規(guī)則是如果約翰和簡妮都批準(zhǔn)，或多數(shù)批準(zhǔn)吃炸雞，則她們?nèi)フu店，否則就去漢堡店。試設(shè)計(jì)一組合邏輯電路實(shí)現(xiàn)上述表決電路。4.試設(shè)計(jì)一種全減器組合邏輯電路。全減器是可以計(jì)算三個(gè)數(shù)X、Y、BI差，即D=X-Y-CI。當(dāng)X＜Y+BI時(shí)，借位輸出BO置位。5.設(shè)計(jì)組合邏輯電路，將4位無符號(hào)二進(jìn)制數(shù)轉(zhuǎn)換成格雷碼。6.請(qǐng)用至少器件設(shè)計(jì)一種健身房照明燈控制電路，該健身房有東門、南門、西門，在各個(gè)門旁裝有一種開關(guān)，每個(gè)開關(guān)都能獨(dú)立控制燈亮暗，控制電路具備如下功能：（1）某一門開關(guān)接通，燈即亮，開關(guān)斷，燈暗；（2）當(dāng)某一門開關(guān)接通，燈亮，接著接通另一門開關(guān)，則燈暗；（3）當(dāng)三個(gè)門開關(guān)都接通時(shí)，燈亮。7.設(shè)計(jì)一種能被2或3整除邏輯電路，其中被除數(shù)A、B、C、D是8421BCD編碼。規(guī)定能整除時(shí)，輸出L為高電平，否則，輸出L為低電平。規(guī)定用至少與非門實(shí)現(xiàn)。（設(shè)0能被任何數(shù)整除）8.如圖所示為一工業(yè)用水容器示意圖，圖中虛線表達(dá)水位，A、B、C電極被水浸沒時(shí)會(huì)有高電平信號(hào)輸出，試用與非門構(gòu)成電路來實(shí)現(xiàn)下述控制作用：水面在A、B間，為正常狀態(tài)，亮綠燈G；水面在B、C間或在A以上為異常狀態(tài)，點(diǎn)亮黃燈Y；面在C如下為危險(xiǎn)狀態(tài)，點(diǎn)亮紅燈R。規(guī)定寫出設(shè)計(jì)過程。9.用一種8線-3線優(yōu)先編碼器74HC148和一種3線-8線譯碼器74HC138實(shí)現(xiàn)3位格雷碼→3位二進(jìn)制轉(zhuǎn)換。10.用二個(gè)4選1數(shù)據(jù)選取器實(shí)現(xiàn)函數(shù)L，容許使用反相器。11.一種組合邏輯電路有兩個(gè)控制信號(hào)C1和C2，規(guī)定：（1）C2C1=00時(shí)，（2）C2C1=01時(shí)，（3）C2C1=10時(shí)，（4）C2C1=11時(shí)，試設(shè)計(jì)符合上述規(guī)定邏輯電路（器件不限）12.試用4選1數(shù)據(jù)選取器74LS153（1/2）和至少量與非門實(shí)現(xiàn)邏輯函數(shù)。13.用8選1數(shù)據(jù)選取器74LS151設(shè)計(jì)一種組合電路。該電路有3個(gè)輸入A、B、C和一種工作模式控制變量M，當(dāng)M=0時(shí)，電路實(shí)現(xiàn)“意見一致”功能（A，B，C狀態(tài)一致時(shí)輸出為1，否則輸出為0），而M=1時(shí)，電路實(shí)現(xiàn)“多數(shù)表決”功能，即輸出與A，B，C中多數(shù)狀態(tài)一致。14.已知8選1數(shù)據(jù)選取器74LS151芯片選取輸入端A2引腳折斷，無法輸入信號(hào)，但芯片內(nèi)部功能完好。試問如何運(yùn)用它來實(shí)現(xiàn)函數(shù)F(A,B,C)＝∑m(1,2,4,7)。規(guī)定寫出實(shí)現(xiàn)過程，畫出邏輯圖。15.用三片四位數(shù)值比較器74LS85實(shí)現(xiàn)兩個(gè)12位二進(jìn)制數(shù)比較。16.用一片4位數(shù)值比較器74HC85和適量門電路實(shí)現(xiàn)兩個(gè)5位數(shù)值比較。17.試用四片一位全加器實(shí)現(xiàn)8位數(shù)據(jù)奇偶校驗(yàn)器。18.試設(shè)計(jì)一種4輸入、4輸出邏輯電路。當(dāng)控制信號(hào)C=0時(shí)，輸出狀態(tài)與輸入狀態(tài)相反；C=1時(shí)，輸出狀態(tài)與輸入狀態(tài)相似?？刹捎酶鞣N邏輯門電路來實(shí)現(xiàn)。19.試用2輸入與非門設(shè)計(jì)一種3數(shù)入組合邏輯電路。當(dāng)輸入二進(jìn)制碼不大于3時(shí)輸出為0，否則輸出為1.20.試設(shè)計(jì)一種4位奇偶校驗(yàn)器，即當(dāng)4位數(shù)中有奇數(shù)個(gè)1時(shí)輸出為0，否則輸出為1.可采用各種邏輯功能門電路來實(shí)現(xiàn)。21.某足球評(píng)委會(huì)由一位教練和三位球迷構(gòu)成，對(duì)裁判員判罰進(jìn)行表決。當(dāng)滿足如下條件時(shí)表達(dá)批準(zhǔn)：有三人或三人以上批準(zhǔn)，或者有兩人批準(zhǔn)，但其中一人是教練。試用2輸入與非門設(shè)計(jì)電路。22.設(shè)計(jì)一種序列檢測器，用來檢測二進(jìn)制序列。每當(dāng)持續(xù)收到3個(gè)1（或3個(gè)以上1）時(shí)，該檢測器輸出為1，否則為0。23.設(shè)計(jì)一種二進(jìn)制數(shù)碼串行加法器。24.用T觸發(fā)器作存儲(chǔ)元件，設(shè)計(jì)一種兩位二進(jìn)制減1計(jì)數(shù)器。電路工作狀態(tài)受輸入信號(hào)x控制。當(dāng)x=0時(shí)，電路狀態(tài)不變；當(dāng)x=1時(shí)，在時(shí)鐘脈沖作用下進(jìn)行減1計(jì)數(shù)。計(jì)數(shù)器有一種輸出z，當(dāng)產(chǎn)生借位時(shí)z=1，否則z=0。25.用D觸發(fā)器設(shè)計(jì)一種8421BCD碼同步十進(jìn)制加計(jì)數(shù)器。26.設(shè)計(jì)一種串行數(shù)據(jù)檢測器。電路輸入信號(hào)X是與時(shí)鐘脈沖同步串行數(shù)據(jù)，其時(shí)序關(guān)系如下圖所示。輸出信號(hào)為Z；規(guī)定電路在X信號(hào)輸入浮現(xiàn)110序列時(shí)，輸出信號(hào)Z為1，否則為0。27.用D觸發(fā)器設(shè)計(jì)狀態(tài)變化滿足下狀態(tài)圖時(shí)序邏輯電路28.用上升沿D觸發(fā)器和門電路設(shè)計(jì)一種帶使能EN上升沿D觸發(fā)器，規(guī)定當(dāng)EN=0時(shí)，時(shí)鐘脈沖加入后觸發(fā)器也不轉(zhuǎn)換；當(dāng)EN=1時(shí)，當(dāng)時(shí)鐘加入后觸發(fā)器正常工作，注：觸發(fā)器只容許在上升沿轉(zhuǎn)換。29.試用D觸發(fā)器設(shè)計(jì)一種同步五進(jìn)制加法計(jì)數(shù)器，規(guī)定寫出設(shè)計(jì)過程。30.設(shè)計(jì)三相步進(jìn)電機(jī)控制器：工作在三相單雙六拍正轉(zhuǎn)方式，即在CP作用下控制三個(gè)線圈A、B、C按如下方式輪流通電。31.圖為一種米利型序列檢測器狀態(tài)轉(zhuǎn)換圖。用D觸發(fā)器實(shí)現(xiàn)該電路（S0、S1、S2編碼分別為00、01、11）32.設(shè)計(jì)一種串行編碼轉(zhuǎn)換器，把一種8421