電工電子技術 教案 第6章 邏輯門和組合邏輯電路

電工電子技術教案6第6章邏輯門和組合邏輯電路1.數(shù)字電路的基本單元---邏輯門2.邏輯代數(shù)及其化簡3.組合邏輯電路數(shù)字電路和模擬電路相比有以下幾個主要不同點：（1）數(shù)字電路：離散的脈沖信號，模擬電路：隨時間連續(xù)變化的信號。（2）數(shù)字電路：輸入輸出之間的邏輯關系，模擬電路：輸入輸出之間的大小、相位等問題。（3）晶體管的工作狀態(tài)不同。數(shù)字電路中晶體管工作在開關狀態(tài)，即工作在飽和與截止；模擬電路中晶體管多工作在放大狀態(tài)。（4）數(shù)字電路的數(shù)學工具是邏輯代數(shù)，表達數(shù)字電路邏輯功能的方法：真值表、邏輯表達式和波形圖等。6.1數(shù)字電路的基本單元---邏輯門一、與運算和與門1.與邏輯關系:當決定事件的各個條件全部具備之后，事件才會發(fā)生。2.符號及表達式6.2集成門電路集成數(shù)字電路具有體積小、耗電量小、可靠性高、轉(zhuǎn)換速度快等優(yōu)點。輸入和輸出都由雙極型晶體管組成的晶體管－晶體管邏輯電路，按英文縮寫稱為TTL電路，又稱雙極型邏輯電路。本節(jié)介紹應用最廣的TTL與非門電路。TTL—晶體管-晶體管邏輯集成電路TTL與非門電路三態(tài)輸出與非門電路6.3邏輯代數(shù)及其化簡一、邏輯代數(shù)的運算公式1.基本運算規(guī)則與：A?0=0，A?1=A，A?A=0，A?A=A或：A+0=A，A+1=1，A+A=1，A+A=A非：A=A基本定律交換律：A+B=B+A，AB=BA結合律：A+(B+C)=(A+B)+C=(A+C)+B，A(BC)=(AB)C=(AC)B分配律：A(B+C)=AB+AC，A+BC=(A+B)(A+C)反演律(德?摩根定理)吸收律邏輯表達式的某些項（或因子）可能被其他項所包含，因而是多余的或無關的，可以“取消”或“吸收”。二、利用邏輯代數(shù)化簡邏輯函數(shù)6.4組合邏輯電路組合邏輯電路：邏輯電路在某一時刻的輸出狀態(tài)僅由該時刻電路的輸入信號所決定。一、組合邏輯電路的分析已知組合邏輯電路圖，確定它們的邏輯功能。分析步驟：（1）根據(jù)邏輯圖，寫出邏輯函數(shù)表達式（2）對邏輯函數(shù)表達式化簡（3）根據(jù)最簡表達式列出真值表（4）由真值表確定邏輯電路的功能二、組合邏輯電路的設計根據(jù)給定的邏輯要求，設計出邏輯電路圖。設計步驟：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變量，列出真值表（2）由真值表寫出邏輯函數(shù)表達式（3）化簡邏輯函數(shù)表達式（4）畫出邏輯圖三、常用組合邏輯電路1.加法器——實現(xiàn)二進制加法運算的電路(1)一位加法器a.半加器兩個一位二進制數(shù)相加時不考慮進位信號，稱為“半加”，實現(xiàn)半加操作的電路叫做半加器。b.全加器被加數(shù)、加數(shù)以及低位的進位三者相加稱為“全加”，實現(xiàn)全加操作的電路叫做全加器。多位加法器根據(jù)進位的方式不同，有串行加法器和超前進位加法器。編碼器編碼：用數(shù)字或符號來表示某一對象或信號的過程稱為編碼。數(shù)字系統(tǒng)是用二進制數(shù)來表示信號的，如計算機中的數(shù)據(jù)、指令和地址都是用二進制數(shù)來表示的。多位二進制數(shù)的排列組合，可稱之為代碼。如果給一組代碼分別賦以一定的含義，即為編碼。n位二進制代碼可以表示2n個信號。（1）二進制編碼器二進制編碼器—將輸入信號編成二進制代碼的電路(2)二–十進制編碼器二－十進制編碼——從由0和1二進制數(shù)碼組成的4位十六種狀態(tài)中，按一定規(guī)則選取十個狀態(tài)代表十進制的十個數(shù)碼。二–十進制優(yōu)先編碼器當有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼。3.譯碼器譯碼是編碼的逆過程，將二進制代碼按編碼時的原意