第六章時(shí)序邏輯電路二

第6章時(shí)序邏輯電路2024/4/1726時(shí)序邏輯電路的分析和設(shè)計(jì)6.1 時(shí)序邏輯電路的基本概念6.2 時(shí)序邏輯電路的分析方法6.3 同步時(shí)序邏輯電路的設(shè)計(jì)方法6.4 異步時(shí)序邏輯電路設(shè)計(jì)6.5 若干經(jīng)典時(shí)序邏輯電路2024/4/173同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟同步時(shí)序電路的設(shè)計(jì)方法時(shí)序電路設(shè)計(jì)又稱時(shí)序電路綜合（synthesize），它是時(shí)序電路分析的逆過程，即根據(jù)給定邏輯功能的要求，選擇適當(dāng)?shù)倪壿嬈骷?，設(shè)計(jì)出符合要求的時(shí)序邏輯電路。由給定的邏輯功能求出原始的狀態(tài)圖狀態(tài)化簡(jiǎn)（或狀態(tài)合并）狀態(tài)編碼（或狀態(tài)分配）

選擇觸發(fā)器求輸出方程、各觸發(fā)器驅(qū)動(dòng)方程畫邏輯圖檢查自啟動(dòng)能力2024/4/1741.由給定的邏輯功能求出原始的狀態(tài)圖由于時(shí)序電路在某一時(shí)刻的輸出信號(hào)，不僅與當(dāng)前的輸入信號(hào)有關(guān)，而且還與電路原來(lái)的狀態(tài)有關(guān)。因此設(shè)計(jì)時(shí)序電路分析時(shí)，首先必須分析給定的邏輯功能，從而求出對(duì)應(yīng)的狀態(tài)轉(zhuǎn)換圖。這種直接由要求實(shí)現(xiàn)的邏輯功能求得的狀態(tài)轉(zhuǎn)換圖叫做原始狀態(tài)圖。具體做法如下：分析給定的邏輯功能，明確電路的輸入條件和輸出要求，確定輸入變量、輸出變量及該電路應(yīng)包含的狀態(tài)和狀態(tài)數(shù)量，并用字母S0、S1、…表示這些狀態(tài)。一般來(lái)說(shuō)，同步時(shí)序電路的CP脈沖是不作為輸入變量考慮的。分別以上述狀態(tài)為現(xiàn)態(tài)，考察在每一個(gè)可能的輸入組合作用下應(yīng)轉(zhuǎn)入的狀態(tài)及相應(yīng)的輸出，便可求得符合題意的原始狀態(tài)圖。對(duì)于n個(gè)輸入變量，在每一個(gè)狀態(tài)時(shí)，有2n個(gè)可能的轉(zhuǎn)移方向，因此，必須考慮到所有的轉(zhuǎn)移方向。這2n個(gè)可能的轉(zhuǎn)移方向，可以是其它狀態(tài)，也可能是現(xiàn)態(tài)。原始狀態(tài)圖是否全面正確，是時(shí)序電路設(shè)計(jì)成功與否的關(guān)鍵性的一步。因?yàn)楹罄m(xù)的所有設(shè)計(jì)步驟都是在此基礎(chǔ)上進(jìn)行的。2024/4/175S2S0S3S11/00/01/01/10/00/01/10/0最小化狀態(tài)圖S0S2S11/10/00/00/01/01/0原始狀態(tài)圖2.狀態(tài)化簡(jiǎn)根據(jù)給定要求得到的原始狀態(tài)圖不一定是最簡(jiǎn)的，很可能包含有多余的狀態(tài)，即可以合并的狀態(tài)。狀態(tài)化簡(jiǎn)就是從原始狀態(tài)圖中找出多余狀態(tài)，通過化簡(jiǎn)或合并把它們?nèi)コ?，以得到最小化狀態(tài)圖。最小化狀態(tài)圖必須與原始狀態(tài)圖的外部邏輯功能是相同的。狀態(tài)化簡(jiǎn)是建立在狀態(tài)等價(jià)這個(gè)概念的基礎(chǔ)上的。所謂狀態(tài)等價(jià)，是指在原始狀態(tài)圖中，若有兩個(gè)或兩個(gè)以上的狀態(tài)，在輸入相同的條件下，輸出相同，而且向同一個(gè)次態(tài)轉(zhuǎn)換，則稱這些狀態(tài)是等價(jià)的。凡是等價(jià)狀態(tài)都可以合并。2024/4/176

在得到簡(jiǎn)化的狀態(tài)圖后，要對(duì)每一個(gè)狀態(tài)指定一個(gè)二進(jìn)制代碼，這就是狀態(tài)編碼（或稱狀態(tài)分配）。編碼的方案不同，設(shè)計(jì)的電路結(jié)構(gòu)也就不同。編碼方案選擇得當(dāng)，設(shè)計(jì)結(jié)果可以相對(duì)簡(jiǎn)單。為此，選取的編碼方案應(yīng)該有利于所選觸發(fā)器的驅(qū)動(dòng)方程及電路輸出方程的簡(jiǎn)化。一般選用的狀態(tài)編碼方案都遵循一定的規(guī)律。編碼方案確定后，根據(jù)簡(jiǎn)化的狀態(tài)圖，畫出編碼形式的狀態(tài)圖及狀態(tài)表。4.選擇觸發(fā)器的類型和個(gè)數(shù)（n）其中M是電路包含的狀態(tài)個(gè)數(shù)5.求電路的輸出方程及觸發(fā)器的驅(qū)動(dòng)方程

根據(jù)編碼的狀態(tài)表及觸發(fā)器的驅(qū)動(dòng)表可求出電路的輸出方程和各觸發(fā)器的驅(qū)動(dòng)方程6.畫邏輯電路圖，并檢查自啟動(dòng)/校正能力狀態(tài)編碼及其它3.狀態(tài)編碼、畫出編碼形式的狀態(tài)圖及狀態(tài)表2024/4/177同步時(shí)序邏輯電路的設(shè)計(jì)舉例要求設(shè)計(jì)一個(gè)序列脈沖檢測(cè)器，當(dāng)連續(xù)輸入信號(hào)110時(shí)，電路輸出1，否則輸出0。解：已知電路有一個(gè)輸入信號(hào)，一個(gè)輸出信號(hào)，其功能是檢測(cè)輸入信號(hào)為110時(shí)，給出邏輯1的輸出輸入信號(hào)是一個(gè)序列脈沖信號(hào):

X=1111010001100001010101100001111101010001001………

功能分析：2024/4/178電路需記憶接收到的4種狀態(tài)：輸入信號(hào)分別為0和1的狀態(tài)，輸入信號(hào)連續(xù)為11和連續(xù)為110的狀態(tài)。設(shè)：S0

表示為X=0的狀態(tài)S1

表示為X=1的狀態(tài)S2

表示為X=11的狀態(tài)S3

表示為X=110的狀態(tài)初始電路狀態(tài)為S0S2S0S3S11/00/01/00/10/01/01/00/0原始狀態(tài)圖由給定的邏輯功能求出原始的狀態(tài)圖2024/4/179S2S0S3S11/00/01/00/10/01/01/00/0原始狀態(tài)圖最小化狀態(tài)圖S0S2S11/00/00/10/01/01/0狀態(tài)化簡(jiǎn)分析原始狀態(tài)圖，我們可以發(fā)現(xiàn)：S0和S3是等價(jià)狀態(tài)，因?yàn)椋寒?dāng)X=0時(shí)，兩個(gè)狀態(tài)的輸出Z都為0，次態(tài)均轉(zhuǎn)向S0；當(dāng)X=1時(shí)，兩個(gè)狀態(tài)的輸出Z都為0，次態(tài)均轉(zhuǎn)向S1，所以S0和S3是等價(jià)狀態(tài)，可以以合并。2024/4/17101/0簡(jiǎn)化狀態(tài)圖S0S2S10/00/10/01/01/0編碼形式的狀態(tài)圖0011011/00/00/10/01/01/0電路有三個(gè)狀態(tài)，可以用2進(jìn)制代碼組合（00，01，10，11）中的任意三個(gè)代碼表示。這里我們?nèi)。?/p>

S0=00 S1=01 S2=11

XQ1(n+1)Q0(n+1)/ZQ1nQ0n

0

10000/001/00100/011/01100/111/0由編碼形式的狀態(tài)圖可畫出編碼后的狀態(tài)表：狀態(tài)編碼及畫出編碼形式的狀態(tài)圖和狀態(tài)表2024/4/1711選擇觸發(fā)器和確定驅(qū)動(dòng)方程及輸出方程

XQ1(n+1)Q0(n+1)/ZQ1nQ0n

0

10000/001/00100/011/01100/111/0根據(jù)公式：，本例中電路有3個(gè)狀態(tài)，所以需要2個(gè)觸發(fā)器?？蛇x用比較靈活的JK觸發(fā)器。確定各觸發(fā)器驅(qū)動(dòng)方程及電路輸出方程：JKQnQn+10X1XX1X000011011輸入

現(xiàn)態(tài)

次態(tài)

輸出

驅(qū)動(dòng)信號(hào)

XQ1nQ0nQ1(n+1)

Q0(n+1)ZJ1K1J0K00001110001110001110000000111110010000X0X0XX1X1X10X1X1XX0X0X0驅(qū)動(dòng)信號(hào)及輸出信號(hào)的真值表選擇觸發(fā)器2024/4/1712XXX1XXX0Q1Q0X0001111001X00XX11XQ1Q0X0001111001X0XXX1XXQ1Q0X0001111001XX10XX00Q1Q0X0001111001J0K0K1J1X000X100Q1Q0X0001111001Z輸入

現(xiàn)態(tài)

次態(tài)

輸出

驅(qū)動(dòng)信號(hào)

XQ1nQ0nQ1(n+1)Q0(n+1)ZJ1K1J0K00001110001110001110000000111110010000X0X0XX1X1X10X1X1XX0X0X0卡諾圖化簡(jiǎn)注意補(bǔ)充10狀態(tài)2024/4/1713畫出邏輯電路圖2024/4/1714檢查自啟動(dòng)和錯(cuò)誤輸出當(dāng)出現(xiàn)非法狀態(tài)Q1Q0=10時(shí)，如果X=0則進(jìn)入00次態(tài)，如果X=1則進(jìn)入11次態(tài)，表示可以自啟動(dòng)當(dāng)出現(xiàn)Q1Q0=10非法狀態(tài)時(shí)，如果恰好輸入X也為0，則Z會(huì)出現(xiàn)1的錯(cuò)誤狀態(tài)，應(yīng)該修正X000X100Q1Q0X0001111001Z修正辦法：根據(jù)出現(xiàn)錯(cuò)誤的地方，將卡諾圖中的無(wú)關(guān)項(xiàng)寫為0X000

0100Q1Q0X0001111001Z2024/4/17156.5經(jīng)典的時(shí)序邏輯電路介紹2024/4/1716寄存器和移位寄存器

(Register&ShiftRegister)寄存器寄存器是計(jì)算機(jī)和其它數(shù)字系統(tǒng)中用來(lái)臨時(shí)存儲(chǔ)代碼和數(shù)據(jù)的邏輯部件主要組成部分是觸發(fā)器，通常寄存器由最常用的D觸發(fā)器組成一個(gè)觸發(fā)器能存儲(chǔ)1位二進(jìn)制代碼要存儲(chǔ)n位二進(jìn)制代碼的寄存器就需要n位觸發(fā)器移位寄存器為了處理數(shù)據(jù)，有時(shí)需要將寄存器中的各位數(shù)據(jù)在移位控制信號(hào)的作用下，隨著時(shí)鐘信號(hào)，同步依次向高位或低位方向移動(dòng)。具有移位功能的寄存器被稱為移位寄存器2024/4/1717寄存器——8位集成寄存器74x3742024/4/1718把若干個(gè)觸發(fā)器串接起來(lái)，就可構(gòu)成一個(gè)移位寄存器（串→并轉(zhuǎn)換）。CPQ0Q1Q2Q3012340000D3

000D2D3

00D1D2D3

0D0D1D2D3

CPQ0Q2Q1DiQ312345678911014位右移移位寄存器移位寄存器——工作原理2024/4/1719移位寄存器——雙向移位寄存器

若把右移的移位寄存器中各觸發(fā)器間的連接順序反過來(lái)，讓右邊觸發(fā)器的輸出作為左鄰觸發(fā)器的數(shù)據(jù)輸入，則可以構(gòu)成左向的移位寄存器。若再增加一個(gè)控制信號(hào)和一些附加邏輯，就可以選擇各觸發(fā)器間的連接順序，因而可以構(gòu)成一個(gè)雙向移位寄存器。2024/4/1720電路構(gòu)成：

使用4個(gè)上升沿觸發(fā)的RS觸發(fā)器

并行4位數(shù)據(jù)輸入：P0,P1,P2,P3

串行數(shù)據(jù)輸入：DSR,DSL

工作模式控制信號(hào)：S1,S0

異步清零信號(hào)：/MR，低電平有效集成移位寄存器舉例：74x1942024/4/172174x194的邏輯電路2024/4/1722最復(fù)雜/功能最多的移位寄存器桶形移位（barrelshift）Shiftorrotateadatawordbyanynumberofbitsinasingleoperation.Abarrelshifterisalogiccircuitwithndatainputs,ndataoutputs,andasetofcontrolinputsthatspecifyhowtoshiftthedatabetweeninputandoutput.2024/4/1723計(jì)數(shù)器(Counter)計(jì)數(shù)器數(shù)字系統(tǒng)中用的較多的一類基本邏輯器件基本功能是記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，即實(shí)現(xiàn)計(jì)數(shù)功能也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和序列脈沖等許多方面幾乎所有的數(shù)字設(shè)備中都有計(jì)數(shù)器分類按時(shí)鐘脈沖輸入方式的不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器按進(jìn)位體制的不同，可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器按計(jì)數(shù)過程中數(shù)字的增減趨勢(shì)，可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆/循環(huán)計(jì)數(shù)器2024/4/1724計(jì)數(shù)器的分類二進(jìn)制計(jì)數(shù)器二進(jìn)制異步計(jì)數(shù)器二進(jìn)制異步加計(jì)數(shù)器二進(jìn)制異步減計(jì)數(shù)器二進(jìn)制同步計(jì)數(shù)器二進(jìn)制同步加計(jì)數(shù)器二進(jìn)制同步減計(jì)數(shù)器二進(jìn)制同步可逆計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器集成計(jì)數(shù)器介紹2024/4/1725狀態(tài)圖011110111000001100010101電路構(gòu)成：

三個(gè)上升沿觸發(fā)的D觸發(fā)器

Di=/Qi,D觸發(fā)器T‘觸發(fā)器（計(jì)數(shù)狀態(tài)）

時(shí)鐘脈沖:CP0=CP;CP1=/Q0;CP2=/Q1二進(jìn)制異步加法計(jì)數(shù)器工作特點(diǎn)：

FF0：每一個(gè)CP時(shí)鐘脈沖翻轉(zhuǎn)一次；

FF1：每一個(gè)/Q0的上升沿翻轉(zhuǎn)一次；

FF2：每一個(gè)/Q1的上升沿翻轉(zhuǎn)一次；

/Q0由0到1（Q0：10）

：相當(dāng)于FF0的進(jìn)位信號(hào)；

/Q1由0到1（Q1：10）

：相當(dāng)于FF1的進(jìn)位信號(hào)；

/Q2由0到1（Q2：10）

：相當(dāng)于FF2的進(jìn)位信號(hào)

“?！卑思臃ㄓ?jì)數(shù)器（Modulo:M=8)2024/4/1726011110111000001100010101Q0Q1Q2的周期分別是CP脈沖的2、4和8倍，相當(dāng)于將CP脈沖進(jìn)行了二分頻、四分頻和八分頻?？勺龇诸l器使用異步計(jì)數(shù)器的頻率：

tpd：時(shí)鐘輸入到Q輸出的傳輸延遲時(shí)間每一級(jí)觸發(fā)器增加一級(jí)時(shí)間延遲（tpd）對(duì)于n位的２進(jìn)制異步計(jì)數(shù)器，總延遲時(shí)間為：n

tpd計(jì)數(shù)脈沖的最小周期Tmin=n

tpdCPQ0Q2Q11tpd2tpd3tpd12345678tpd：CP

Q的傳輸延遲時(shí)間二進(jìn)制異步加法計(jì)數(shù)器的時(shí)序圖2024/4/1727101010001000111100110011電路構(gòu)成：

三個(gè)上升沿觸發(fā)的D觸發(fā)器

Di=/Qi,D觸發(fā)器T‘觸發(fā)器（計(jì)數(shù)狀態(tài)）

時(shí)鐘脈沖:CP0=CP;CP1=Q0;CP2=Q1狀態(tài)圖二進(jìn)制異步減法計(jì)數(shù)器工作特點(diǎn)：

FF0 ：每一個(gè)CP時(shí)鐘脈沖翻轉(zhuǎn)一次；

FF1 ：每一個(gè)Q0的上升沿翻轉(zhuǎn)一次；

FF2 ：每一個(gè)Q1的上升沿翻轉(zhuǎn)一次；

Q0由0到1 ：相當(dāng)于FF0的借位信號(hào)；

Q1由0到1 ：相當(dāng)于FF1的借位信號(hào)；

Q2由0到1 ：相當(dāng)于FF2的借位信號(hào)

“模”八減法計(jì)數(shù)器（Modulo:M=8)2024/4/1728二進(jìn)制異步計(jì)數(shù)器小結(jié)n位二進(jìn)制異步計(jì)數(shù)器由n個(gè)處于計(jì)數(shù)工作狀態(tài)的觸發(fā)器組成。各觸發(fā)器之間的連接方式，由加、減方式和觸發(fā)器的觸發(fā)方式?jīng)Q定（D或JK構(gòu)成T觸發(fā)器）在二進(jìn)制異步計(jì)數(shù)器中，高位計(jì)數(shù)器的狀態(tài)翻轉(zhuǎn)必須在低位觸發(fā)器產(chǎn)生進(jìn)位信號(hào)（加法計(jì)數(shù)）或借位信號(hào)（減法計(jì)數(shù)）之后才能實(shí)現(xiàn)。對(duì)第n位計(jì)數(shù)器來(lái)說(shuō)，這需要延遲n

tpd時(shí)間計(jì)數(shù)脈沖的最小周期為：Tmin=n

tpd計(jì)數(shù)脈沖的最大頻率為：Fmax=1/Tmin=1/(n

tpd)除了FF0，對(duì)于其它各觸發(fā)器，時(shí)鐘信號(hào)本身扮演著進(jìn)位/借位信號(hào)的角色電路簡(jiǎn)單，無(wú)需附加邏輯

串行計(jì)數(shù)器，速度較慢（RippleClock）2024/4/1729二進(jìn)制同步加法計(jì)數(shù)器多位二進(jìn)制數(shù)末位加1時(shí)，若第i位以下的各位皆為1時(shí)，則第i位進(jìn)行狀態(tài)翻轉(zhuǎn)，否則保持不變。

1011011 +1 1011100同步計(jì)數(shù)器的特點(diǎn)：計(jì)數(shù)脈沖同時(shí)驅(qū)動(dòng)各位計(jì)數(shù)器的時(shí)鐘脈沖輸入端，當(dāng)計(jì)數(shù)脈沖到來(lái)時(shí)，應(yīng)該翻轉(zhuǎn)的觸發(fā)器是同時(shí)翻轉(zhuǎn)的，沒有各級(jí)延遲時(shí)間的積累問題，也被稱為并行計(jì)數(shù)器，提前進(jìn)位計(jì)數(shù)器?？蓸?gòu)成元素：T觸發(fā)器、JK觸發(fā)器、D觸發(fā)器……當(dāng)選擇由T觸發(fā)器構(gòu)成時(shí)：

2024/4/1730二進(jìn)制同步加法計(jì)數(shù)器二進(jìn)制同步加法計(jì)數(shù)器電路構(gòu)成：

4個(gè)下降沿觸發(fā)的JK觸發(fā)器

令J=K，則JK觸發(fā)器T觸發(fā)器

各驅(qū)動(dòng)信號(hào)分別為：J0=K0=1;J1=K1=Q0;J2=K2=Q0Q1;J3=K3=Q0Q1Q2

Ji=Ki

=1，

Qi=1；向高位產(chǎn)生進(jìn)位2024/4/1731計(jì)數(shù)脈沖的順序Q3

Q2

Q1

Q0

等效十進(jìn)制數(shù)012345678910111213141516000

0000

1001

0001

1010

0010

1011

0011

1100

0100

1101

0101

1110

0110

1111

0111

1000

001234567891011121314150二進(jìn)制同步加法計(jì)數(shù)器狀態(tài)表2024/4/1732二進(jìn)制同步加法計(jì)數(shù)器工作特點(diǎn)：

由于同步脈沖，所有的觸發(fā)器同時(shí)翻轉(zhuǎn)，都僅比計(jì)數(shù)脈沖滯后一個(gè)觸發(fā)器的傳輸延遲時(shí)間tpd（CLKQ）

進(jìn)位信號(hào)與時(shí)鐘信號(hào)分離。進(jìn)位信號(hào)由專門的電路生成，這些電路也產(chǎn)生時(shí)間延遲，當(dāng)計(jì)數(shù)器位數(shù)增加時(shí)，進(jìn)位電路將增加復(fù)雜性，同時(shí)也增加時(shí)間延遲。

進(jìn)位信號(hào)必須在一個(gè)時(shí)鐘信號(hào)周期內(nèi)產(chǎn)生并穩(wěn)定，因而同步加法計(jì)數(shù)器的工作周期和頻率取決于觸發(fā)器的傳輸延遲時(shí)間和進(jìn)位電路最大延遲時(shí)間兩者較大的一個(gè)因素。一般來(lái)講，進(jìn)位電路的最大延遲時(shí)間比觸發(fā)器的傳輸延遲時(shí)間要大。二進(jìn)制同步加法計(jì)數(shù)器時(shí)序圖2024/4/1733

清零

/CLR預(yù)置

/LD使能

ENPENT

時(shí)鐘

CP

預(yù)置數(shù)據(jù)輸入端

DCBA

輸出

QD

QCQBQALHHHHXLH

HHXXXXLXXLHHX

XX

XX

X

XDCBAXX

X

XXX

X

XXX

X

XLL

L

LDCBA保持保持計(jì)數(shù)4位二進(jìn)制同步加法計(jì)數(shù)器

兩個(gè)計(jì)數(shù)使能端：ENP,ENT，

EN=ENP?ENT

４預(yù)置數(shù)據(jù)輸入端：A，B，C，D

異步清零端：/CLR，低電平有效

同步并行預(yù)置控制：/LD,低電平有效

進(jìn)位信號(hào)：RCO/TC74161功能表A：LSBRCO：RippleCarryOutput集成計(jì)數(shù)器介紹——74x1612024/4/1734例：用D觸發(fā)器設(shè)計(jì)一個(gè)8421碼十進(jìn)制同步加法計(jì)數(shù)器計(jì)數(shù)脈沖順序Q3nQ2nQ1nQ0nQ3(n+1)Q2(n+1)Q1(n+1)Q0(n+1)D3D2D1D00123456789000000010010001101000101011001111000100100010010001101000101011001111000100100000001001000110100010101100111100010010000根據(jù)題意，電路的狀態(tài)個(gè)數(shù)，狀態(tài)轉(zhuǎn)換關(guān)系和狀態(tài)編碼都是明確的。可以直接列出8421碼十進(jìn)制同步加法計(jì)數(shù)器的狀態(tài)表和驅(qū)動(dòng)表：非二進(jìn)制計(jì)數(shù)器（1）2024/4/1735一個(gè)8421碼十進(jìn)制同步加法計(jì)數(shù)器有10個(gè)狀態(tài)，至少需要4個(gè)觸發(fā)器。4個(gè)觸發(fā)器有16個(gè)組合，其中6個(gè)組合是不用的，但我們?nèi)詫⑺鼈兞性趫D中，對(duì)應(yīng)項(xiàng)為任意項(xiàng)，用X表示，以得到驅(qū)動(dòng)信號(hào)的最簡(jiǎn)表達(dá)式用卡諾圖化簡(jiǎn)求D觸發(fā)器的驅(qū)動(dòng)信號(hào)的最簡(jiǎn)表達(dá)式

2024/4/1736

D觸發(fā)器的驅(qū)動(dòng)信號(hào)為：驅(qū)動(dòng)信號(hào)（進(jìn)位信號(hào)）由兩級(jí)門電路構(gòu)成，即：進(jìn)位信號(hào)的傳遞需要２tpd8421碼十進(jìn)制同步加法計(jì)數(shù)器電路圖CPCR

2024/4/1737計(jì)數(shù)脈沖的順序Q3n

Q2n

Q1n

Q0nQ3(n+1)Q2(n+1)Q1(n+1)Q0(n+1)D3

D2

D1

D0012345678900000001001000110100010101100111100010010001001000110100010101100111100010010000000100100011010001010110011110001001000000111110100100000001010000101111010110000111011011001101101110108421碼十進(jìn)制同步加法計(jì)數(shù)器狀態(tài)圖能夠自啟動(dòng)2024/4/1738非二進(jìn)制計(jì)數(shù)器（2）用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器用現(xiàn)有的M進(jìn)制計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，若M>N，則只需一片M進(jìn)制計(jì)數(shù)器；若M<N，則需要多片M進(jìn)制計(jì)數(shù)器M>N時(shí)，通常用兩種方法實(shí)現(xiàn)：反饋清零法和反饋置數(shù)法：反饋清零法適合于有清零輸入端的集成計(jì)數(shù)器，其基本思路是利用計(jì)數(shù)器的清零功能，當(dāng)計(jì)數(shù)器從0狀態(tài)開始計(jì)數(shù)，輸入第N個(gè)CP脈沖時(shí)，通過門譯碼后，反饋給/CLR一個(gè)清零信號(hào)，立即使計(jì)數(shù)器返回到0狀