第三章邏輯門電路三

第三章邏輯門電路2024/4/2123.8MOS電路2024/4/213

BJT是一種電流控制元件(iB~iC)，工作時(shí)，兩種少數(shù)載流子都參與運(yùn)行，所以被稱為雙極型器件。增強(qiáng)型耗盡型N溝道P溝道N溝道P溝道N溝道P溝道FET分類：

金屬-氧化物-半導(dǎo)體場效應(yīng)管結(jié)型場效應(yīng)管

場效應(yīng)管（FieldEffectTransistor簡稱FET）是一種電壓控制器件(uGS~iD)，工作時(shí)，只有一種載流子參與導(dǎo)電，因此它是單極型器件。

FET因其制造工藝簡單，功耗小，溫度特性好，輸入電阻高等優(yōu)點(diǎn)，得到了廣泛應(yīng)用。場效應(yīng)管（FET）Metal-Oxide-SemiconductortypeFETJunctiontypeFET2024/4/214N溝道結(jié)型場效應(yīng)管的結(jié)構(gòu)示意圖耗盡層2024/4/215結(jié)型場效應(yīng)管的結(jié)構(gòu)和符號(hào)2024/4/216uGS(off)<uGS<0且uDS>0的情況2024/4/217場效應(yīng)管的輸出特性2024/4/218金屬-氧化物-半導(dǎo)體(MetalOxide

SemiconductorFET)，簡稱MOSFET。分為：

增強(qiáng)型

N溝道、P溝道耗盡型N溝道、P溝道

N溝道增強(qiáng)型MOS管結(jié)構(gòu)

4個(gè)電極：漏極D，源極S，柵極G和襯底B。符號(hào)：金屬-氧化物-半導(dǎo)體場效應(yīng)管

（絕緣柵型場效應(yīng)器件）2024/4/219以一塊雜質(zhì)濃度較低P型硅片作襯底，在其中擴(kuò)散兩個(gè)N+區(qū)作為電極，形成源極（Source，簡稱：S）和漏極（Drain，簡稱：D）。半導(dǎo)體表面覆蓋SiO2絕緣層。在D、S之間的SiO2絕緣層上做一層金屬鋁，形成柵極（Gate，簡稱：G）。AlN溝道增強(qiáng)型MOS管結(jié)構(gòu)示意圖及符號(hào)2024/4/2110P溝道增強(qiáng)型MOS管結(jié)構(gòu)示意圖及符號(hào)2024/4/2111工作原理當(dāng)uGS=0V時(shí)，漏源之間相當(dāng)兩個(gè)背靠背的二極管，在d、s之間加上電壓也不會(huì)形成電流，即管子截止。柵源電壓uGS的控制作用當(dāng)uGS＞0V時(shí)，縱向電場將靠近柵極下方的空穴向下排斥，耗盡層增加，uGS縱向電場加大將P區(qū)的少子（空穴）推離表面，形成導(dǎo)電溝道，如果此時(shí)加有漏源電壓，就可以形成漏極電流id。2024/4/2112

G、S間無電壓（VGS=0）由于S、D之間有兩個(gè)背向的PN結(jié)，不存在導(dǎo)電溝道

D、S短路，G、S上加正向電壓（VDS=0;VGS>0）由于絕緣層的存在，G、P沒有電流，柵極與P型襯底之間象一個(gè)平行板電容器AlPN結(jié)AlVGSPN結(jié)N溝道增強(qiáng)型MOS管工作原理2024/4/2113

D、S短路，G、S上加正向電壓(VDS=0;VGS>0)柵極與P型襯底之間象一個(gè)平行板電容器絕緣層兩邊，柵極感應(yīng)正電荷，P型一邊感應(yīng)負(fù)電荷負(fù)電荷一開始會(huì)與P型中的空穴中和，所以當(dāng)VGS較小時(shí)，在P區(qū)靠近絕緣層附近形成一個(gè)中性的薄型區(qū)域，但無法形成電流通道當(dāng)VGS>VGS（th）時(shí)，除了中和外，負(fù)電荷在靠近絕緣層處形成一個(gè)N型薄層，即反型層。VGS(th)：開啟電壓反型層成為D、S間的導(dǎo)電溝道，并受VGS控制AlVGSPN結(jié)導(dǎo)電溝道的形成2024/4/2114可變電阻區(qū)（非飽和區(qū)）

當(dāng)VDS較小時(shí)，滿足：VDS<(VGS-VGS(th))，iDS

隨VDS線性上升，且VGS越大，曲線越陡

恒流區(qū)（飽和區(qū)）

VDS繼續(xù)加大，當(dāng)滿足：VDS

（VGS-VGS(th))，漏極附近的溝道被夾斷，iDS飽和，隨VDS變化很小

截止區(qū)（夾斷區(qū)）當(dāng)VGS

<VGS(th)時(shí)，導(dǎo)電溝道沒有形成，iDS=0，為截止區(qū)N溝道增強(qiáng)型MOS管的特性曲線2024/4/2115特點(diǎn)：

當(dāng)uGS=0時(shí)，就有溝道，加入uDS，就有iD

當(dāng)uGS＞0時(shí)，溝道增寬，iD進(jìn)一步增加

當(dāng)uGS＜0時(shí)，溝道變窄，iD減小

在柵極下方的SiO2層中摻入了大量的金屬正離子。所以當(dāng)uGS=0時(shí)，這些正離子已經(jīng)感應(yīng)出反型層，形成了溝道。

定義：夾斷電壓（UP）——溝道剛剛消失所需的柵源電壓uGSN溝道耗盡型MOSFET2024/4/2116耗盡型MOS管結(jié)構(gòu)示意圖及符號(hào)2024/4/2117CMOS邏輯門電路:

由N溝道MOS和P溝道MOS互補(bǔ)而成，稱為互補(bǔ)對(duì)稱式金屬-氧化物-半導(dǎo)體電路（ComplementaryMetal-Oxide-Semiconductor，簡稱CMOS）。其特點(diǎn)為：

電流小，輸入電阻高，功耗低

集成度高

雖然早期速度慢，在現(xiàn)代工藝下速度已經(jīng)很快

目前為主流的邏輯集成電路CMOS系列邏輯器件2024/4/2118CMOS反相器2024/4/2119邏輯關(guān)系：（設(shè)VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）當(dāng)VI=0V時(shí)，TN截止，TP導(dǎo)通。輸出VO≈VDD（2）當(dāng)VI=VDD時(shí)，TN導(dǎo)通，TP截止，輸出VO≈0VCMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補(bǔ)而成——互補(bǔ)對(duì)稱式金屬-氧化物-半導(dǎo)體電路，簡稱CMOS電路CMOS反相器（非門）2024/4/2120

對(duì)于N溝道，VGSN=VI=VDD

，VDSN=VO

當(dāng)VGSN>VGS(th)后，IDN開始增大當(dāng)Vo=VDSN>VGSN-VGS(th)時(shí)，ID保持預(yù)夾斷狀態(tài)，恒流區(qū)，可以很快將VO電平拉下來。

對(duì)于P溝道，VGSP=0，VDSP

=VO-VDD

ID0，TP截止，停止對(duì)VO的高電平輸出支持TN導(dǎo)通，TP截止，VDD到GND之間的電流ID趨近于零。

低電平輸出（VO≈0V，ID≈

0A）VI=VDD，高電平輸入

2024/4/2121

對(duì)于N溝道，VGSN=VI=0，VDSN=VOID

0，TN截止

對(duì)于P溝道，VGSP=-VDD,VDSP=VO-VDD當(dāng)VO≠VDD時(shí)VDSP≠0，VO和VDD之間保持一個(gè)電流通道，使得VO快速趨近VDD此時(shí)TN截止，TP導(dǎo)通，兩個(gè)管子之間的電流ID很小，趨近于零

高電平輸出（VO≈VDD，ID≈0）VI=0，低電平輸入2024/4/2122CMOS電路技術(shù)參數(shù)2024/4/2123

當(dāng)VI＜1V，TN截止，TP導(dǎo)通，Vo≈VDD=5V閾值電壓：Vth=VDD/2（設(shè):VDD=5V，VGS(th)N=|VGS(th)P|=1V）

當(dāng)1V＜VI＜2.5V，TN工作在飽和區(qū)，TP工作在可變電阻區(qū)。

當(dāng)VI=2.5V，兩管都工作在飽和區(qū)，電路處在轉(zhuǎn)換狀態(tài)。

當(dāng)2.5V＜VI＜4V，TP工作在飽和區(qū)，TN工作在可變電阻區(qū)。

當(dāng)VI＞4V，TP截止，TN導(dǎo)通，Vo≈0V。電壓傳輸特性

P1VT1OHPP(V)和在可變電阻區(qū)TTN0NNP截止TT(V)iT在可變電阻區(qū)N353TT在飽和區(qū)在飽和區(qū)4均在飽和區(qū)截止42Vo250LVV2024/4/2124漏極電流ID隨輸入電壓的變化曲線

TN截止，TP導(dǎo)通，ID≈0

TN飽和，TP在可變電阻區(qū)，

ID逐步增大

TN、TP均飽和，

ID在Vi=0.5VDD最大

TP飽和，TN在可變電阻區(qū)，ID逐步減小

TP截止，TN導(dǎo)通,ID≈0GSSDDiDiDVi電流傳輸特性（VI―ID）

P1VT1OHPP(V)和在可變電阻區(qū)TTN0NNP截止TT(V)iT在可變電阻區(qū)N353TT在飽和區(qū)在飽和區(qū)4均在飽和區(qū)截止42Vo250LVV2024/4/2125工作速度由于CMOS門電路工作時(shí)有且僅有一個(gè)管子導(dǎo)通，所以當(dāng)帶電容負(fù)載時(shí)，給負(fù)載電容充電和放電都比較快（推拉式輸出）。2024/4/2126

兩管同時(shí)導(dǎo)通時(shí)的瞬間大電流產(chǎn)生的瞬時(shí)功耗（PT）

對(duì)負(fù)載電容充放電產(chǎn)生的功耗（PC）CMOS電路靜態(tài)時(shí)漏極電流iD極小，所以靜態(tài)功耗很小幾乎可以忽略，主要關(guān)心其動(dòng)態(tài)功耗。動(dòng)態(tài)功耗主要有兩部分組成：PT

：電流平均值：對(duì)一個(gè)數(shù)字脈沖，有：PT=VDDITAVPT與輸入信號(hào)重復(fù)頻率（f）、上升時(shí)間、下降時(shí)間有關(guān)：頻率越高，功耗越大VDD越高，PT也越大功耗GSSDDiD2024/4/2127輸出高電平低電平，負(fù)載電容CL經(jīng)TN放電，電流為iN輸出低電平高電平，VDD經(jīng)TP對(duì)負(fù)載電容CL充電，電流為iP平均功率：PC:其中：f

為輸入信號(hào)的重復(fù)頻率總的動(dòng)態(tài)功耗為：

Pactive=PT+PC2024/4/2128例：CMOS實(shí)際器件的功耗OnSemiconductor公司的改進(jìn)型高速CMOS器件MC74VHC04包含6個(gè)CMOS反相器，芯片工作電壓VDD=5.0V，靜態(tài)電流IDD=2.0μA（指芯片總電流）。假設(shè)只有一個(gè)門輸入理想方波信號(hào)，重復(fù)頻率f=10MHz，其負(fù)載電容CL＝18pF，其它門靜止。求芯片的總功耗（忽略動(dòng)態(tài)功耗中因CMOS兩管同時(shí)導(dǎo)通時(shí)的瞬間大電流產(chǎn)生的瞬時(shí)功耗）解： 靜態(tài)功耗：

PD=IDD×VDD＝2.0×10-6A×5V=0.01mW

動(dòng)態(tài)功耗：忽略CMOS兩管同時(shí)導(dǎo)通時(shí)的瞬間大電流產(chǎn)生的瞬時(shí)功耗，只考慮對(duì)負(fù)載電容充放電的功耗：

PC＝CL×f×VDD2=18×10-12F×10×106Hz×52V=4.5mW

總功耗：PTOTAL=PC＋PD=4.51mWPC=450PD2024/4/2129

靜態(tài)功耗極低總有一個(gè)管子截止，電流極小，只有飽和區(qū)出現(xiàn)大尖峰電流。

抗干擾能力強(qiáng)

Vth=0.5

VDD，過渡過程快（曲線變化陡峭）。噪聲容限：高低電平均相同。

電源利用率高

VOH=VDD（相比TTL電路的VOH=VDD-1.4=3.6V）

輸入阻抗高，輸出阻抗低，負(fù)載能力強(qiáng)柵極輸入阻抗：101015歐姆CMOS電路特點(diǎn)2024/4/2130其它CMOS門電路（與非門）n個(gè)輸入端的與非門由n個(gè)NMOS管串聯(lián)和n個(gè)PMOS管并聯(lián)。2024/4/2131其它CMOS門電路（或非門）n個(gè)輸入端的或非門由n個(gè)NMOS管并聯(lián)和n個(gè)PMOS管串聯(lián)。2024/4/2132與非門和或非門電路比較從以上分析可以看出，當(dāng)輸入的數(shù)目增多時(shí)，串聯(lián)的管子也會(huì)增多，這些管子的串聯(lián)會(huì)導(dǎo)致導(dǎo)通電阻增加，從而使與非門的低電平抬高，或非門的高電平降低。所以一般CMOS門電路的輸入端個(gè)數(shù)不宜過多。解決辦法，在輸出端增加反相器作為緩沖，穩(wěn)定輸出電平。2024/4/2133CMOS保護(hù)和緩沖電路CMOS的柵極很薄，大約在0.1微米，并且輸入阻抗很高，約為1012歐姆以上。如果沒有保護(hù)電路，即使只有很小的靜電荷也會(huì)在柵極堆積，從而產(chǎn)生很大的柵極電壓，造成柵極的擊穿。所以在使用CMOS器件的時(shí)候要特別注意靜電的防護(hù)，最好不要直接用手觸摸元器件或者電路板。2024/4/2134其它的CMOS門電路（異或門）P90后級(jí)為與或非門，經(jīng)過邏輯變換，可得：由兩級(jí)組成，前級(jí)為或非門，輸出為2024/4/2135其它的CMOS門電路

——OD門工作原理和TTL的OC門類似2024/4/2136其它的CMOS門電路

——三態(tài)門

當(dāng)/EN=1時(shí)，TP2和TN2同時(shí)截止，輸出為高阻狀態(tài)

當(dāng)/EN=0時(shí)，TP2和TN2同時(shí)導(dǎo)通，為正常的非門，輸出為：

所以這是一個(gè)低電平有效的三態(tài)門2024/4/2137CMOS傳輸門工作原理：（設(shè)兩管的開啟電壓VTN=|VTP|=2V）（1）當(dāng)C接高電平+5V，接低電平-5V時(shí)，若Vi在-5V～+5V的范圍變化，MOS管導(dǎo)通，相當(dāng)于一閉合開關(guān)，將輸入傳到輸出，即Vo=Vi（2）當(dāng)C接低電平-5V，接高電平+5V

，Vi在-5V～+5V的范圍變化時(shí)，TN和TP都截止，輸出呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開VVCC+5V-5V

TNTPi/Voo/Vi2024/4/2138傳輸門工作原理VVCC+5V0V

TNTPi/Voo/Vi當(dāng)輸入電壓Vi變化時(shí)，相當(dāng)于柵極電壓發(fā)生變化。Vi的變化會(huì)導(dǎo)致上下兩個(gè)管子的柵源極電壓發(fā)生對(duì)稱變化，導(dǎo)致一個(gè)管子的電阻變大另一個(gè)管子電阻變小，兩者電阻之和基本保持不變。從而在Vi范圍之內(nèi)傳輸門大致等效成一個(gè)恒定阻值的電阻。2024/4/21391．CMOS邏輯門電路的系列

基本的CMOS——4000系列

ACT(input:TTL)

高速的CMOS——HC系列

FCT(input:TTL)

與TTL兼容的高速CMOS——HCT系列

VHCT(TTL)2．CMOS邏輯門電路主要參數(shù)的特點(diǎn)

VOH（min）>0.9VDD；VOL（max）<0.01VDD

CMOS門電路的邏輯擺幅（即高低電平之差）較大

閾值電壓Vth約為VDD/2

CMOS非門的關(guān)門電平VOFF為0.45VDD，開門電平VON為0.55VDD

因此其高、低電平噪聲容限均達(dá)0.45VDD

CMOS電路的靜態(tài)功耗很小，一般小于1mW/門

因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)50以上CMOS邏輯門電路的系列及主要參數(shù)2024/4/21403.9各種門電路之間的接口問題2024/4/2141

兩種不同類型的集成電路相互連接，驅(qū)動(dòng)門必須要為負(fù)載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件：

驅(qū)動(dòng)門的VOH（min）≥負(fù)載門的VIH（min）驅(qū)動(dòng)門的VOL（max）≤負(fù)載門的VIL（max）驅(qū)動(dòng)門的IOH（max）≥負(fù)載門的IIH（總）驅(qū)動(dòng)門的IOL（max）≥負(fù)載門的IIL（總）2024/4/2142

CMOS

TTL

當(dāng)前的主流CMOS芯片都與TTL兼容。

ECL

TTL,COMS

ECL―TTL:

5V:MC10125,MC10124

LVECL―LVTTL:3.3V:MC100EPT25,MC100EPT24

PECL―TTL:

5V:MC10/100ELT21,MC10/100ELT20

LVPECL―TTL:3.3V:MC100EPT23,MC10/100EPT20

PECL―ECL:

5V:MC100EL91,MC100EL90

LVPECL―LVECL：3.3V:MC100LVEL91,MC100LVEL90不同數(shù)字邏輯電路之間的電平匹配OnSemiconductorLV=LowVoltage2024/4/2143（1）對(duì)于電流較小、電平能夠匹配的負(fù)載可以直接驅(qū)動(dòng)：TTL和CMOS電路帶負(fù)載時(shí)的接口問題P122機(jī)電性負(fù)載接口：用TTL門電路驅(qū)動(dòng)5V小電流繼電器2024/4/2144（2）帶大電流負(fù)載

可將同一芯片上的多個(gè)門并聯(lián)作為驅(qū)動(dòng)器（不常用）

在門電路輸出端接三極管/達(dá)林頓管，以提高負(fù)載能力

選用大電流輸出的驅(qū)動(dòng)器芯片（12

64mA)(74F244)TTL和CMOS電路帶負(fù)載時(shí)的接口問題2024/4/2145驅(qū)動(dòng)發(fā)光二極管（LED，點(diǎn)亮電流約為3mA）需要在電路中串接一個(gè)約幾百W的限流電阻。

限流電阻值的選?。?i)

門輸入低，LED亮例：直接驅(qū)動(dòng)顯示器件P121(ii)

門輸入高，LED亮

VF：二極管壓降；ID：二極管工作電流，有一定范圍。

VOH、VOL：門電路輸出高、低電平電壓，常取典型值。輸入信號(hào)LEDR(a)輸入信號(hào)LEDRVCC(b)TTL,CMOSTTL,CMOS2024/4/2146抗干擾措施多余輸入端的處理措施去耦合濾波器接地和安裝工藝2024/4/2147原則：不改變電路工作狀態(tài)和穩(wěn)定可靠性。

對(duì)于與非門及與門，多余輸入端應(yīng)接電源VCC，或通過不用的門電路所產(chǎn)生高電平與其相連。

對(duì)于或非門及或門，多余輸入端應(yīng)接低電平，比如通過電阻接地或者直接接地。多余輸入端的處理措施一般建議通過1~5KΩ電阻與VCC或者GND連接，方便以后再做調(diào)整（A）（B）2024/4/2148

電源是非理想的，存在著輸出阻抗

電源連線是非理想的，存在等效阻抗（電感）

數(shù)字信號(hào)的上升和下降沿引起較大的脈沖電流或尖峰電流，在上述阻抗上產(chǎn)生噪聲電壓

用旁路電容解決

10100F與0.1F電容跨接電源和地之間

每個(gè)芯片的電源和地線管腳之間并接一個(gè)0.01-0.1F的電容去耦合濾波器——旁路bypass電容2024/4/2149

完整的電源平面

完整的地平面

模擬、數(shù)字地面的分隔電源與接地2024/4/2150

雙極型：TTL

速度：C/I（器件電容/工作電流）

速度―功耗乘積限制提高速度方法：減少電容和增大電流，矛盾！

電流驅(qū)動(dòng)型，靜態(tài)也有電流

速度―功耗限制

速度―密度限制

只能是高速，小規(guī)模集成電路

單極型：CMOS

速度：R,C（溝道電阻，電容）

尺度特性：減少尺寸

R,C同時(shí)按比

例減少，電路特性不變。集成度提高很快

電壓驅(qū)動(dòng)型，靜態(tài)功耗極小

高速，大規(guī)模集成電路，當(dāng)前的數(shù)字集成電路的主流。溝道電流I++++++------N型P型++--++--R+PN結(jié)雙極型―單極型對(duì)比2024/4/2151電路中邏輯符號(hào)問題數(shù)字電路中一般用“電路連線符號(hào)o”，信號(hào)前面加小寫“n、#、/”，或者上劃線的方式表示一個(gè)信號(hào)為“0”有效，或者負(fù)有效。負(fù)有效符號(hào)的互換性2024/4/2152

TTL

第一代成熟的工業(yè)產(chǎn)品

中小規(guī)模集成電路

雙極型晶體管

飽和電路

中速（幾ns

幾十ns）

中功耗（靜+動(dòng)）

集成度不高

高輸入阻抗

“圖騰”柱輸出

OC、三態(tài)CMOS

目前主流的數(shù)字集成電路

小超大規(guī)模