數(shù)字電子技術(shù)（山東科技大學(xué)）智慧樹知到期末考試答案2024年

數(shù)字電子技術(shù)（山東科技大學(xué)）智慧樹知到期末考試答案2024年數(shù)字電子技術(shù)（山東科技大學(xué)）請標(biāo)記出正確項是（

）。

A:施密特觸發(fā)器的回差電壓越大，電路的抗干擾能力越弱B:施密特觸發(fā)器的回差電壓ΔU=UT+-UT-C:施密特觸發(fā)器的回差電壓越小，電路的抗干擾能力越強(qiáng)D:施密特觸發(fā)器只有一個閾值電壓答案:施密特觸發(fā)器的回差電壓ΔU=UT+-UT-n個觸發(fā)器能組成寄存（

）位二進(jìn)制數(shù)碼的寄存器。

A:2nB:nC:n+1D:n-1答案:n集電極開路（OC）門可用于（

）。

A:“線或”邏輯電路B:“線與”邏輯電路C:三態(tài)控制電路D:放大電路答案:“線與”邏輯電路四個輸端的與非門電路，當(dāng)輸入（

）時輸出低電平。

A:至少一個端為低電平B:全部為低電平C:至少一個端為高電平D:全部為高電平答案:全部為高電平R-S觸發(fā)器的基本性質(zhì)是（

）。

A:二個穩(wěn)定狀態(tài)B:無穩(wěn)定狀態(tài)C:一個穩(wěn)定狀態(tài)D:能自動翻轉(zhuǎn)答案:二個穩(wěn)定狀態(tài)由“555”電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，其(

)。

A:脈沖寬度為1.1RC

B:脈沖寬度為1.4RC

C:脈沖寬度為0.8RC

D:脈沖寬度為0.7RC

答案:脈沖寬度為1.1RC對于負(fù)邏輯而言，其邏輯電路為與非門，則對于正邏輯而言，該電路為（

）。

A:或非門B:與非門C:與門D:或門答案:或非門對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=（

）。

A:Q'B:QC:0D:1答案:Q由晶體三極管構(gòu)成的開關(guān)電路中，三極管可靠截止的條件是（

）。

A:UBE≤0B:UBE=0.7VC:UBE>0D:UBE>UON答案:UBE≤0由四個觸發(fā)器構(gòu)成十進(jìn)制計數(shù)器，其無效狀態(tài)有（

）。

A:七個B:五個C:四個D:六個答案:六個輸出端能連在一起“線與”的有(

)。

A:漏極開路門B:或門C:與門D:異或門答案:漏極開路門通常情況下，具有同樣功能的TTL電路比CMOS電路工作速度（

）。

A:低B:差不多C:高答案:高以下表示十進(jìn)制數(shù)的選項中為無權(quán)碼的為（

）。

A:

5421BCD碼B:

余3碼C:

8421BCD碼D:

2421BCD碼答案:余3碼邊沿式D觸發(fā)器是一種（

）穩(wěn)態(tài)電路。

A:無B:雙C:單D:多答案:雙以下電路中常用于總線應(yīng)用的有（

）。

A:漏極開路門B:CMOS與非門C:三態(tài)輸出門D:OC門答案:三態(tài)輸出門ADC的電化當(dāng)量為Δ，采用“四舍五入法”的最大量化誤差為（

）。

A:2Δ

B:0.5Δ

C:1.5Δ

D:1Δ

答案:0.5Δ十四進(jìn)制加法計數(shù)器需要（

）個觸發(fā)器構(gòu)成。

A:8B:4C:16D:3答案:4一位8421BCD碼計數(shù)器至少需要（

）個觸發(fā)器。

A:5B:3C:4D:10答案:474LS138譯碼器有（

），74LS148編碼器有（

）。

A:八個輸入端，三個輸出端。B:八個輸入端，八個輸出端；C:三個輸入端，八個輸出端；D:三個輸入端，三個輸出端；答案:三個輸入端，三個輸出端。下列函數(shù)中等于A的是（

）。

A:A(A+B)B:A+1C:A+A'D:A+A'B答案:A+1卡諾圖化簡函數(shù)時，16個最小項在邏輯上相鄰，可（

）。

A:消去1個變量B:消去4個變量C:消去2個變量D:消去3個變量答案:消去3個變量用觸發(fā)器組成十二進(jìn)制計數(shù)器，至少應(yīng)用觸發(fā)器的數(shù)目是（

）。

A:3個B:5個C:4個D:2個答案:4個能起到定時作用的觸發(fā)器是（

）。

A:單穩(wěn)態(tài)觸發(fā)器B:雙穩(wěn)態(tài)觸發(fā)器C:施密特觸發(fā)器D:多諧振蕩器答案:單穩(wěn)態(tài)觸發(fā)器下列存儲器中，哪種或哪幾種存儲器在掉電后仍能保證所存的數(shù)據(jù)不丟失？

A:靜態(tài)RAMB:EEPROMC:EPROMD:動態(tài)RAM答案:EPROM###EEPROM下列電路當(dāng)兩個輸入端均為1時，輸出Q可能出現(xiàn)不定態(tài)的是（????）。

A:鐘控同步SR觸發(fā)器B:主從JK觸發(fā)器C:基本SR鎖存器D:D觸發(fā)器答案:鐘控同步SR觸發(fā)器###基本SR鎖存器編碼與譯碼是互逆的過程。

A:對B:錯答案:對由兩個或非門組成基本SR觸發(fā)器，當(dāng)R=S=1時電路狀態(tài)不定。

A:對B:錯答案:對十進(jìn)制數(shù)（9）10

比十六進(jìn)制數(shù)（9）16小。

A:對B:錯答案:錯1個觸發(fā)器可以存放1位二進(jìn)制數(shù)。

A:對B:錯答案:錯同步時序電路一般由組合電路和存儲器兩部分組成。

A:錯B:對答案:對主從RS觸發(fā)器在CLK=1期間，R、S之間不存在約束。

A:對B:錯答案:錯一個存儲單元可存1位2進(jìn)制數(shù)。

A:正確B:錯誤答案:正確存儲器字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制數(shù)個芯片的片選輸入端來實現(xiàn)。

A:錯誤B:正確答案:正確計數(shù)器的模是指輸入的計數(shù)脈沖的個數(shù)。

A:錯誤B:正確答案:錯誤若兩個函數(shù)具有不同的真值表，二者必不相等。

A:錯B:對答案:對因為邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。

A:對B:錯答案:錯設(shè)計一個模為五的同步計數(shù)器，需要3個觸發(fā)器。

A:對B:錯答案:對組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。

A:對B:錯答案:錯TS門的輸出狀態(tài)分別為：高電平、低電平、不高不低的電壓。

A:錯B:對答案:錯對MOS門電路多余端不可以懸空。

A:對B:錯答案:對CMOS門電路的輸入端懸空時相當(dāng)于接邏輯1。

A:對B:錯答案:錯與非門的邏輯功能是：有0出1，全1出0。

A:錯誤B:正確答案:正確在二值邏輯中可以用“1”和“0”分別表示事物的兩種對立狀態(tài)，也可以表示一位二進(jìn)制數(shù)的大小。

A:錯B:對答案:對格雷碼具有任何相鄰碼只有一位碼元不同的特性。

A:錯B:對答案:對在數(shù)據(jù)比較器中，A>B的表達(dá)式為（

）。

答案:AI參考:在數(shù)據(jù)比較器中，A>B的表達(dá)式為數(shù)據(jù)類型相同的A和B進(jìn)行比較的結(jié)果。如果A的值大于B的值，則表達(dá)式為真（或1），否則為假（或0）。因此，正確選項為A>B的表達(dá)式為真（或1）。'在下圖中，使F=1的ABCD取值組合是（

）。

A:0100B:1100C:0000D:1111答案:AI參考:正確選項是【B:1100】。\n\n根據(jù)題目描述，F(xiàn)=1，說明F的值只能為0或1，且在ABCD中至少有一個為1，所以只有B選項符合條件。另外需要注意到組合中的“0”數(shù)量不能超過兩個，因為超過兩個就會使得ABCD中的“1”的數(shù)量小于或等于2，不符合題目條件。因此B選項為正確答案。'在下圖幾個電路中能實現(xiàn)的電路是（

）。

A:(3)B:(1)C:(4)D:(2)答案:AI參考:正確選項：D\n\n圖中能實現(xiàn)“10.0.png”的電路，也就是要求在圖中選擇一個能實現(xiàn)輸入為“10.0”輸出為“png”的電路。\n\n從選項中可以看出，只有選項D的電路圖中包含了輸入為“10.0”的輸入端和輸出為“png”的輸出端，因此選項D是正確的。\n\n其他選項中，選項A、B、C都沒有包含輸入為“10.0”的輸入端，因此不正確。'十進(jìn)制數(shù)對應(yīng)的十六進(jìn)制數(shù)為(

)。

A:A2B:2AC:42D:24答案:AI參考:正確選項是B:2A。\n\n因為十進(jìn)制數(shù)13轉(zhuǎn)換為十六進(jìn)制會得到0x2A。其中，0x表示十六進(jìn)制數(shù)，2表示從十進(jìn)制數(shù)中提取的十位數(shù)字的十六進(jìn)制表示，A表示個位數(shù)字的十六進(jìn)制表示。因此，答案為B選項。'（

）。

A:BB:0C:1D:C答案:AI參考:正確選項是C:1。\n\n題目中給出了一個圖片鏈接，但沒有給出其他信息，因此無法選擇其他選項。根據(jù)常識和題目要求，應(yīng)該選擇一個數(shù)字作為答案，因此選項C:1是唯一正確的答案。'同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是（

）。

A:電路簡單B:工作速度高C:不受時鐘CLK控制D:觸發(fā)器利用率高答案:AI參考:同步計數(shù)器的顯著優(yōu)點是工作速度高。\n\n同步計數(shù)器是使用觸發(fā)器在時鐘信號的上升和下降時進(jìn)行計數(shù)的，這種計數(shù)方式使得它可以充分利用觸發(fā)器的翻轉(zhuǎn)時間，從而提高了計數(shù)速度。而異步計數(shù)器則需要等待輸入信號的變化，因此在速度上可能不如同步計數(shù)器。其他選項如電路簡單、不受時鐘CLK控制、觸發(fā)器利用率高，雖然也是同步計數(shù)器的優(yōu)點，但不是本題所問的顯著優(yōu)點。'一片RAM有n根地址輸入，m根位線輸出，則ROM的容量為(

)。

A:B:C:D:答案:AI參考:正確答案是【B】。\n\n題目中已經(jīng)說明一片RAM有n根地址輸入，m根位線輸出，那么ROM的容量就是n位地址線可以尋址的存儲空間大小，即2^n個存儲單元，所以ROM的容量為B選項。'函數(shù)

F=AB+AC+BC

的最小項表示式為（

）。

A:B:C:D:答案:AI參考:正確選項為C：F=ABC。\n\n題目中給出的函數(shù)表達(dá)式F=AB+AC+BC，是一個最小項表示式。最小項表示法是一種將邏輯函數(shù)表示為最小項的集合的方法。在這個表達(dá)式中，每個變量都出現(xiàn)了至少一次，并且每個最小項都包含了至少一個變量。因此，選項C中的ABC恰好包含了題目中所有的變量，并且只出現(xiàn)了一次，符合最小項的定義。而選項A、B、D中都存在不符合最小項定義的元素重復(fù)出現(xiàn)的情況。'在附圖中，設(shè)觸發(fā)器初始狀態(tài)為0，能實行的電路是（

）。

A:B:C:D:答案:AI參考:正確選項是【C】。\n\n在給定的電路圖中，觸發(fā)器初始狀態(tài)為0，這意味著觸發(fā)器處于初始的“清零”狀態(tài)。而當(dāng)電路中引入一個觸發(fā)信號時，觸發(fā)器將會被觸發(fā)并產(chǎn)生相應(yīng)的輸出信號。根據(jù)題目描述，電路中引入了一個，這通常表示